| 1 |
1
기준 클럭 신호 및 출력 클럭 신호 사이의 제1 위상 차이를 제1 듀티 사이클로 변환하여 제1 듀티 신호를 생성하고, 상기 제1 듀티 사이클을 증폭하여 제1 증폭 듀티 신호를 출력하고, 상기 출력 클럭 신호 및 상기 출력 클럭 신호의 반전 신호 사이의 제2 위상 차이를 제2 듀티 사이클로 변환하여 제2 듀티 신호를 생성하고, 상기 제2 듀티 사이클을 증폭하여 제2 증폭 듀티 신호를 출력하는 페이즈 디텍터; 상기 제1 증폭 듀티 신호 및 상기 제2 증폭 듀티 신호에 기초하여 제어 전압을 제공하는 차지 펌프; 상기 제어 전압에 따라 상기 기준 클럭 신호를 시간 지연하여 지연 기준 클럭 신호를 제공하는 지연부; 및 상기 출력 클럭 신호 및 상기 출력 클럭 신호의 반전 신호 따라 결정되는 증폭 듀티 신호에 기초하여 상기 지연 기준 클럭 신호의 듀티 사이클을 조절하고 출력 클럭 신호를 제공하는 듀티 사이클 조절부를 포함하고,상기 페이즈 디텍터는,상기 기준 클럭 신호 및 상기 출력 클럭 신호 사이의 상기 제1 위상 차이를 상기 제1 듀티 사이클로 변환하여 상기 제1 듀티 신호를 제공하는 제1 위상-듀티 변환기; 및상기 제1 듀티 사이클을 증폭하여 제1 증폭 듀티 신호를 출력하는 제1 시간 증폭기를 포함하고,상기 제1 시간 증폭기는, 상기 제1 듀티 신호의 상기 제1 듀티 사이클 및 상기 제1 증폭 듀티 신호의 듀티 사이클 사이의 증폭 비를 결정하는, 가변하는 밴드위스를 가지는 제1 로우 패스 필터; 및 상기 제1 증폭 듀티 신호를 버퍼링하는 제1 버퍼부를 포함하는 지연 고정 루프 회로
|
| 2 |
2
제1 항에 있어서, 상기 페이즈 디텍터는,상기 출력 클럭 신호 및 상기 출력 클럭 신호의 반전 신호 사이의 상기 제2 위상 차이를 상기 제2 듀티 사이클로 변환하여 상기 제2 듀티 신호를 제공하는 제2 위상-듀티 변환기; 및상기 제2 듀티 사이클을 증폭하여 제2 증폭 듀티 신호를 출력하는 제2 시간 증폭기를 더 포함하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 3 |
3
제2 항에 있어서, 상기 제2 시간 증폭기는, 상기 제2 듀티 신호의 상기 제2 듀티 사이클 및 상기 제2 증폭 듀티 신호의 듀티 사이클 사이의 증폭 비를 결정하는, 가변하는 밴드위스를 가지는 제2 로우 패스 필터; 및 상기 제2 증폭 듀티 신호를 버퍼링하는 제2 버퍼부를 포함하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 4 |
4
제3 항에 있어서, 상기 제1 로우 패스 필터의 밴드위스에 따라 상기 제1 듀티 신호의 상기 제1 듀티 사이클 및 상기 제1 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭 비가 결정되고, 상기 제2 로우 패스 필터의 밴드위스에 따라 상기 제2 듀티 신호의 상기 제2 듀티 사이클 및 상기 제2 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭 비가 결정되는 것을 특징으로 하는 지연 고정 루프 회로
|
| 5 |
5
제4 항에 있어서, 상기 제1 로우 패스 필터의 밴드위스가 감소함에 따라 상기 제1 듀티 신호의 상기 제1 듀티 사이클 및 상기 제1 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭비가 증가하고, 상기 제2 로우 패스 필터의 밴드위스가 감소함에 따라 상기 제2 듀티 신호의 상기 제2 듀티 사이클 및 상기 제2 증폭 듀티 신호의 듀티 사이클 사이의 상기 증폭비가 증가하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 6 |
6
제5 항에 있어서, 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터 각각에 포함되는 커패시터의 커패시턴스를 조절하여 상기 제1 로우 패스 필터 및 상기 제2 로우 패스 필터 각각의 밴드위스를 조절하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 7 |
7
제1 항에 있어서, 상기 차지 펌프는,전원 전압과 상기 제어 전압이 전달되는 제어 전압 노드 사이에 연결되는 제1 트랜지스터;상기 제어 전압 노드와 접지 전압 사이에 연결되는 제2 트랜지스터; 및 상기 제어 전압 노드와 상기 접지 전압 사이에 연결되는 제어 전압 커패시터를 포함하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 8 |
8
제7 항에 있어서, 상기 제1 증폭 듀티 신호는 상기 제1 트랜지스터의 게이트에 인가되고, 상기 제2 증폭 듀티 신호는 상기 제2 트랜지스터의 게이트에 인가되는 것을 특징으로 하는 지연 고정 루프 회로
|
| 9 |
9
제8 항에 있어서, 상기 제1 트랜지스터의 게이트에 인가되는 상기 제1 증폭 듀티 신호에 따라 상기 제어 전압이 조절되는 것을 특징으로 하는 지연 고정 루프 회로
|
| 10 |
10
제1 항에 있어서, 상기 듀티 사이클 조절부는,상기 출력 클럭 신호 및 상기 출력 클럭 신호의 반전 신호 사이의 위상 차이를 듀티 사이클로 변환하여 듀티 신호를 제공하는 위상-듀티 변환기;상기 듀티 사이클을 증폭하여 증폭 듀티 신호를 출력하는 시간 증폭기;상기 증폭 듀티 신호 및 상기 증폭 듀티 신호의 반전 신호에 기초하여 상응하는 디지털 신호를 제공하는 듀티 디텍터; 및 상기 디지털 신호에 따라 상기 출력 클럭 신호의 듀티 사이클을 조절하는 듀티 제어기를 포함하는 것을 특징으로 하는 지연 고정 루프 회로
|
| 11 |
11
제1 항에 있어서, 상기 증폭 듀티 신호는 상기 제2 증폭 듀티 신호인 것을 특징으로 하는 지연 고정 루프 회로
|
| 12 |
12
삭제
|
| 13 |
13
삭제
|
