| 1 |
1
스커미온이 존재하며, 제1 자화 방향을 가지는 제1 영역; 및상기 제1 영역에 접하며 상기 제1 자화 방향과 반대의 자화 방향을 가지는 제2 영역;을 포함하는 스커미온 가이딩 소자
|
| 2 |
2
제1항에 있어서,상기 스커미온 가이딩 소자는비자성층; 및상기 비자성층 위에 형성되는 자성층;을 포함하고,상기 자성층은 면 내 방향으로 접하는 상기 제1 영역 및 제2 영역을 포함하는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 3 |
3
제2항에 있어서,상기 스커미온 가이딩 소자는 상기 비자성층에 전류를 인가하여 상기 스커미온을 제1 영역 내에서 이동시키는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 4 |
4
제1항에 있어서,상기 스커미온은 제1 영역 내에서, 상기 제1 영역 및 제2 영역의 경계를 따라 이동하는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 5 |
5
제1항에 있어서,상기 스커미온은 상기 스커미온 가이딩 소자에 인가되는 전류에 의하여 이동하는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 6 |
6
제1항에 있어서,상기 제1 영역 및 제2 영역은 모두 수직 자기 이방성을 갖는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 7 |
7
제1항에 있어서,상기 제1 영역은 복수의 제2 영역 사이에 위치하는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 8 |
8
제1항에 있어서,상기 제1 영역 및 제2 영역이 접하는 영역에 자구벽(domain wall)이 형성되는 것을 특징으로 하는 스커미온 가이딩 소자
|
| 9 |
9
제1항에 있어서,상기 제1 영역 및 제2 영역의 경계에서 스커미온을 소멸시키기 위한 전류 밀도는 1
|
| 10 |
10
제1항에 있어서,상기 스커미온의 크기는 1 nm 내지 100 nm인 것을 특징으로 하는 스커미온 가이딩 소자
|
| 11 |
11
제1항에 있어서,상기 제1 영역의 자기 이방성의 크기는 제2 영역의 자기 이방성의 크기보다 작은 것을 특징으로 하는 스커미온 가이딩 소자
|
| 12 |
12
스커미온이 존재하며, 제1 자화 방향을 가지는 제1 영역; 및상기 제1 영역에 접하며 상기 제1 자화 방향과 반대의 자화 방향을 가지는 제2 영역;을 포함하는 스커미온 메모리 소자
|
| 13 |
13
제12항에 있어서,상기 스커미온 메모리 소자는 스커미온이 제1 영역 내에서 이동하며, 스커미온의 존재 유무에 따라 데이터 '1' 또는 '0'으로 읽는 것을 특징으로 하는 스커미온 메모리 소자
|
| 14 |
14
제12항에 있어서,상기 스커미온 메모리 소자는비자성층; 및상기 비자성층 위에 형성되는 자성층;을 포함하고,상기 자성층은 면 내 방향으로 접하는 상기 제1 영역 및 제2 영역을 포함하는 것을 특징으로 하는 스커미온 메모리 소자
|
| 15 |
15
제14항에 있어서,상기 스커미온 메모리 소자는 상기 비자성층에 전류를 인가하여 상기 스커미온을 제1 영역 내에서 이동시키는 것을 특징으로 하는 스커미온 메모리 소자
|
| 16 |
16
스커미온이 존재하며, 제1 자화 방향을 가지는 제1 영역; 및상기 제1 영역에 접하며 상기 제1 자화 방향과 반대의 자화 방향을 가지는 제2 영역;을 포함하는 스커미온 논리 소자
|
| 17 |
17
수직 자기 이방성을 가지며, 자기 이방성 크기가 상이한 제1 영역 및 제2 영역을 형성하는 단계; 및자기장을 가하여 상기 제1 영역 및 제2 영역의 자화 방향을 서로 반대로 정렬시키는 단계;를 포함하는 제1항의 스커미온 가이딩 소자 제조방법
|
| 18 |
18
제1항의 스커미온 가이딩 소자를 이용하여 스커미온을 특정 방향으로 정렬시키는 방법
|
| 19 |
19
제1항의 스커미온 가이딩 소자를 이용하여 스커미온의 크기를 조절하는 방법
|
