| 1 |
1
기판 상의 하부 전극;상기 하부 전극 상의 상부 전극;상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴; 및상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 터널 배리어 패턴과 이격하는 고정 전하 패턴(fixed charge layer)을 포함하고,상기 터널 배리어 패턴은 반강유전체 물질을 포함하고,상기 하부 전극은 제1 물질을 포함하고,상기 상부 전극은 제2 물질을 포함하고,상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다른 비휘발성 메모리 소자
|
| 2 |
2
제1항에 있어서,상기 제1 물질의 일 함수 및 상기 제2 물질의 일 함수의 차이는 0
|
| 3 |
3
제1항에 있어서,상기 고정 전하 패턴은 SiO2, HfO2, ZrO2, TiO2, VO, Nb2O5, Ta2O5, Al2O3, Y2O3, 및 Ln2O3 중 어느 하나를 포함하는 비휘발성 메모리 소자
|
| 4 |
4
제1항에 있어서,상기 제1 물질은 상기 제2 물질보다 일 함수가 크고,상기 고정 전하 패턴은 음의 전하를 가지는 비휘발성 메모리 소자
|
| 5 |
5
제1항에 있어서,상기 제1 물질은 상기 제2 물질보다 일 함수가 작고,상기 고정 전하 패턴은 양의 전하를 가지는 비휘발성 메모리 소자
|
| 6 |
6
제1항에 있어서,상기 제1 물질 및 상기 제2 물질은금속, 금속 산화물, 및 반도체 물질 중 어느 하나를 포함하고,상기 금속은 TiN, TaN, NbN, VN, ZrN, HfN, TiAlN, W, Cu, Pt, Mo, Ni, 및 Al 중 어느 하나를 포함하고,상기 금속 산화물은 RuO2, IrO2, ITO(Indium Tin Oxide), IGZO(Indium Gallium Zinc Oxide), IZO(Indium Zinc Oxide), AZO(Aluminum-doped Zinc Oxide), 및 HIZO(Hafnium Indium Zinc Oixde) 중 어느 하나를 포함하고,상기 반도체 물질은 n-type Si, p-type Si, Ge, 및 SiGe 중 어느 하나를 포함하는 비휘발성 메모리 소자
|
| 7 |
7
제1항에 있어서,상기 반강유전체 물질은 HfxZr1-xO2 (x003e#0) 또는 ZrO2를 포함하는 비휘발성 HfxZr1-xO2 (x003e#0) 또는 ZrO2를 포함하는 비휘발성 메모리 소자
|
| 8 |
8
제1항에 있어서,상기 반강유전체 물질은 HfxZr1-xO2 (x003e#0)을 포함하고,상기 터널 배리어 패턴은 Hf의 함유량보다 Zr의 함유량이 큰 비휘발성 메모리 소자
|
| 9 |
9
제1항에 있어서,상기 터널 배리어 패턴은 1nm 내지 10nm의 두께를 가지는 비휘발성 메모리소자
|
| 10 |
10
제1항에 있어서,상기 고정 전하 패턴의 두께는 4
|
| 11 |
11
기판 상의 반강유전체 터널 접합 패턴;상기 기판 및 상기 반강유전체 터널 접합 패턴 사이의 산화물 층을 포함하고,상기 반강유전체 터널 접합 패턴은:하부 전극;상기 하부 전극 상의 상부 전극; 및상기 하부 전극 및 상기 상부 전극 사이의 터널 배리어 패턴을 포함하고,상기 산화물 층은 상기 하부 전극을 사이에 두고 상기 터널 배리어 패턴과 이격하고, 상기 하부 전극과 접촉하며,상기 터널 배리어 패턴은 반강유전체 물질을 포함하고,상기 반강유전체 물질은 HfxZr1-xO2 (x003e#0)을 포함하고,상기 터널 배리어 패턴은 Hf의 함유량보다 Zr의 함유량이 더 크고,상기 산화물 층은 고정 전하(fixed charge)를 포함하는 비휘발성 메모리소자
|
| 12 |
12
제11항에 있어서,상기 상부 전극 및 상기 하부 전극은 일함수가 서로 다른 물질을 포함하는 비휘발성 메모리 소자
|
| 13 |
13
제11항에 있어서,상기 하부 전극은 RuO2를 포함하고,상기 상부 전극은 TiN을 포함하고,상기 산화물 층은 HfO2을 포함하는 비휘발성 메모리 소자
|
| 14 |
14
제11항에 있어서,상기 산화물 층은 상기 터널 배리어 패턴보다 산소 공공 농도가 큰 비휘발성 메모리 소자
|
| 15 |
15
제11항에 있어서, 상기 기판에 제공되는 트랜지스터를 더 포함하고,상기 트랜지스터의 일 단자는 상기 반강유전체 터널 접합 패턴과 전기적으로 연결되는 비휘발성 메모리 소자
|
| 16 |
16
제1 방향을 따라서 연장하는 제1 도전라인;상기 제1 도전라인과 교차하는 제2 방향을 따라서 연장하는 제2 도전라인; 및 상기 제1 도전라인 및 상기 제2 도전라인 사이에 제공되는 필라 구조물을 포함하고,상기 필라 구조물은:차례로 적층되는 고정 전하 패턴, 하부 전극, 반강유전체 패턴, 및 상부 전극을 포함하고, 상기 고정 전하 패턴은 상기 하부 전극과 접촉하고, 상기 하부 전극을 사이에 두고 상기 반강유전체 패턴과 이격하고,상기 하부 전극은 제1 물질을 포함하고,상기 상부 전극은 제2 물질을 포함하고,상기 제1 물질 및 상기 제2 물질은 서로 일 함수(work function)가 다른 크로스 포인트 어레이 장치
|
| 17 |
17
제16항에 있어서,상기 제1 물질은 상기 제2 물질보다 일 함수가 크고,상기 고정 전하 패턴은 음의 전하를 가지는 크로스 포인트 어레이 장치
|
| 18 |
18
제16항에 있어서,상기 제1 물질은 상기 제2 물질보다 일 함수가 작고,상기 고정 전하 패턴은 양의 전하를 가지는 크로스 포인트 어레이 장치
|
