맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

나노선 다중채널 ＦＥＴ 소자의 제조방법

  • 기술번호 : KST2014036498
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 나노선 다중채널 FET 소자의 제조방법에 관한 것으로서, 기존 나노물질 FET 소자들의 한계를 극복하여 높은 전류 전송 능력과 빠른 전하 이동도를 동시에 구현하는 나노선 다중채널 FET 소자를 저비용으로 대량생산할 수 있는 제조방법에 관한 것이다. 이러한 본 발명은, 나노선 다중채널 FET 소자의 제조 방법에 있어서, 포토리소그라피와 습식식각 공정을 통해 기판 또는 기판 위 박막에 V 홈 나노선 배열을 형성하는 단계와; 용액 공정을 통해 상기 V 홈 나노선 배열의 V 홈 내에 나노물질을 자기조립하는 단계와; 상기 나노물질이 자기조립된 V 홈 나노선 배열을 이용하여 다중채널 FET 소자를 제조하는 단계;를 포함하는 것을 특징으로 한다. 나노물질, 나노튜브, 나노와이어, V 홈, 나노선 배열, 다중채널, 포토리소그라피, 습식식각, 용액 공정, 반도체 공정, FET, 전계효과 트랜지스터
Int. CL B82Y 40/00 (2011.01) H01L 21/336 (2006.01) H01L 21/20 (2006.01) H01L 21/027 (2006.01)
CPC H01L 21/823456(2013.01) H01L 21/823456(2013.01) H01L 21/823456(2013.01)
출원번호/일자 1020080084554 (2008.08.28)
출원인 한국과학기술연구원
등록번호/일자 10-1050142-0000 (2011.07.12)
공개번호/일자 10-2010-0025836 (2010.03.10) 문서열기
공고번호/일자 (20110719) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.08.28)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 변영태 대한민국 경기도 구리시
2 김선호 대한민국 서울특별시 종로구
3 이석 대한민국 서울특별시 서초구
4 전영민 대한민국 서울특별시 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이학수 대한민국 부산광역시 연제구 법원로 **, ****호(이학수특허법률사무소)
2 백남훈 대한민국 서울특별시 강남구 강남대로 ***, KTB네트워크빌딩**층 한라국제특허법률사무소 (역삼동)
3 한라특허법인(유한) 대한민국 서울시 서초구 강남대로 ***(서초동, 남강빌딩 *층)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술연구원 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.08.28 수리 (Accepted) 1-1-2008-0614717-86
2 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.12.15 수리 (Accepted) 4-1-2009-5247056-16
3 선행기술조사의뢰서
Request for Prior Art Search		 2010.07.15 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search		 2010.08.17 수리 (Accepted) 9-1-2010-0052511-63
5 의견제출통지서
Notification of reason for refusal		 2010.08.20 발송처리완료 (Completion of Transmission) 9-5-2010-0362646-48
6 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)		 2010.10.14 수리 (Accepted) 1-1-2010-0664517-15
7 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2010.10.18 수리 (Accepted) 1-1-2010-0672022-60
8 [지정기간연장]기간연장(단축, 경과구제)신청서
[Designated Period Extension] Application of Period Extension(Reduction, Progress relief)		 2010.11.22 수리 (Accepted) 1-1-2010-0759804-19
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.12.20 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0841111-45
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.12.20 수리 (Accepted) 1-1-2010-0841112-91
11 등록결정서
Decision to grant		 2011.06.10 발송처리완료 (Completion of Transmission) 9-5-2011-0318709-95
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.02.19 수리 (Accepted) 4-1-2014-5022002-69
13 대리인선임신고서
Report on Appointment of Agent		 2015.12.23 수리 (Accepted) 1-1-2015-5033520-42
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
나노선 다중채널 FET 소자의 제조 방법에 있어서, (a) 포토리소그라피와 습식식각 공정을 함께 이용하여 기판 또는 기판 위의 박막에 V 홈 나노선 배열을 형성하는 단계와; (b) 상기 V 홈 나노선 배열이 형성된 기판을 나노물질 용액에 담구어 V 홈 내부에 나노물질을 자기조립하는 단계와; (c) 상기 나노물질이 자기조립된 V 홈 나노선 배열을 이용하여 다중채널 FET 소자를 제조하는 단계; 를 포함하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
2 2
청구항 1에 있어서, 상기 V 홈 나노선 배열을 형성하는 상기 기판 또는 기판 위 박막 물질은 Si, SOI(Silicon-On Insulator), GOI(GaAs-On Insulator), IOI(InP-On Insulator), GaAs, InP, 및 이를 기반으로 성장되는 Ⅲ-V 화합물 단결정 반도체 중 선택된 것임을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
3 3
청구항 1에 있어서, 상기 (a) 단계에서, 포토리소그라피 공정으로 제조된 반복적인 포토레지스트 직선 패턴의 폭이 2 ㎛ 이하이면서 직선 패턴 사이의 간격이 2 ㎛ 이하이고, 포토리소그라피 공정에서 반복적인 직선 패턴의 수가 임의로 조절될 수 있는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
4 4
청구항 1에 있어서, 상기 (a) 단계에서, 포토리소그라피 공정으로 제조된 반복적인 포토레지스트 직선 배열이 화학적인 습식식각(chemical wet etching) 용액을 통해 이방성 식각이 되어 V 홈이 형성되는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
5 5
청구항 4에 있어서, 상기 습식식각 공정에서 사용되는 식각 마스크의 물질은 포토레지스트(photoresist), SiO2, Si3N4, 폴리머(polymer), 및 금속 박막 중 선택된 것임을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
6 6
청구항 4에 있어서, 상기 습식식각 공정으로 제조된 V 홈의 식각깊이가 3 ㎛ 이하인 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
7 7
청구항 1에 있어서, 상기 (a)단계는, (a1) 포토리소그라피 공정으로 제작된 반복적인 포토레지스트 직선 패턴들을 포함하는 기판을 OTS(octadecyltrichlorosilane) 용액에 담구어 OTS 박막을 상기 기판 표면에 증착시키는 단계와; (a2) 포토레지스트를 제거하여 반복적인 OTS 패턴이 형성되고 이에 OTS 패턴 사이에서 기판이 노출되도록 하는 단계와; (a3) OTS 박막을 식각 마스크로 사용하는 습식식각 공정을 통해 상기 기판에 V 홈 나노선 배열을 형성하는 단계; 를 포함하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
8 8
청구항 7에 있어서, 실리콘 기판이 사용될 때 V 홈이 형성되면 폭방향에 대한 깊이방향의 식각률이 400배 이상으로 커지면서 식각이 중지되도록 하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
9 9
청구항 7에 있어서, 실리콘 기판이 사용될 때 V 홈이 형성되는 식각시간을 측정하여 V 홈이 형성되기 전에 하단면의 선폭을 식각시간으로 조절하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
10 10
청구항 7에 있어서, 상기 (a1) 단계에서, 기판을 OTS 용액에 담구는 시간은 증착된 OTS 박막의 두께가 0
11 11
청구항 7에 있어서, 상기 (a3) 단계 다음에는, (a4) 상기 V 홈 나노선 배열이 형성된 기판을 APTES(3-aminopropyl trimethoxysilane) 용액에 담구어 V 홈 내부에 APTES 박막을 증착시키는 단계; 를 더 포함하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
12 12
청구항 11에 있어서, 상기 (a4) 단계는, 상기 기판의 V 홈 내부에서 높이에 따라 APTES의 농도가 다른 APTES 박막을 형성하며, 상기 기판을 나노물질 용액 속에 담구어 상기 V 홈의 폭방향으로 한 개의 나노물질이 정렬되도록 하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
13 13
청구항 11 또는 청구항 12에 있어서, 상기 V 홈에 APTES 박막을 증착시키는 과정에서 기판을 APTES 용액에서 꺼낸 뒤 평평한 바닥에 놓아두어 APTES 용액이 V홈 내부 벽면을 따라 흘러내리도록 함으로써 APTES의 농도가 V 홈 내부에서 아래쪽으로 내려갈수록 증가되도록 하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
14 14
청구항 1에 있어서, 상기 다중채널 FET 소자를 제조하기 위한 기판 재료가 SOI 웨이퍼이고, 상기 SOI 웨이퍼에서 V 홈 나노선 배열이 형성되는 Si 박막은 언도프트(undoped) Si이며, SiO2 아래의 Si 기판은 백-게이트(back-gate) 전극을 형성하기 위해 도프트(doped) Si로 이루어진 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
15 15
청구항 14에 있어서, 상기 SOI 웨이퍼에서 V 홈 나노선 배열을 Si 박막 위에 형성할 때, V 홈의 깊이방향에 대한 폭방향의 식각비율이 100 이하인 식각용액을 사용하여 V 홈 내부에서 그 하단의 SiO2가 노출되도록 형성하고, 이때 노출된 SiO2의 폭을 식각시간으로 조절하는 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
16 16
청구항 15에 있어서, 상기 V 홈의 내부에 정렬된 나노물질의 아랫면 부분이 상기 노출된 SiO2 위에 접촉되고, 상기 정렬된 나노물질의 양쪽 측면 부분은 상기 언도프트 Si에 접촉되어, 이웃하게 정렬된 나노물질들이 서로 전기적으로 고립되도록 한 것을 특징으로 하는 나노선 다중채널 FET 소자의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.