| 1 |
1
파장 가변 레이저의 광원인 SLD(superluminescent diode)를 구현하는 방법에 있어서, SI(semi-insulating) 기판의 상단에 제1 에피층을 성장시키는 단계;상기 제1 에피층을 기반으로 butt를 재성장 시키는 단계;상기 재성장된 butt 층에 테이퍼된 SSC(spot size converter)를 형성하는 단계;상기 제1 에피층을 기반으로 한 활성 영역 및 상기 테이퍼된 SSC를 기반으로 한 SSC 영역에 광 도파로를 형성하는 단계;상기 광 도파로 상에 RWG 도파로(rigid waveguide)를 형성하는 단계;상기 활성 영역 상에서 상기 RWG 도파로의 일 측면에 폴리이미드를 형성하는 단계; 및p-형 전극 및 n-형 전극을 형성하는 단계를 포함하는, SLD 구현 방법
|
| 2 |
2
제1항에 있어서, 상기 제1 에피층은 n-InP 버퍼층, InGaAsP 수동 도파로층, n-InP 하단 클래드층, 다중양자 우물 활성층 및 p-InP 상단 클래드층을 순차적으로 적층하여 생성되는,SLD 구현 방법
|
| 3 |
3
제2항에 있어서, 상기 제1 에피층을 기반으로 butt를 재성장 시키는 단계는,상기 p-InP 상단 클래드층의 상단에 SiNx 박막을 증착하는 단계;상기 SiNx 박막, 상기 p-InP 상단 클래드층 및 상기 다중양자 우물 활성층을 에칭하는 단계;상기 에칭된 영역에 InGaAsP 도파로층을 형성하는 단계; 및상기 InGaAsP 도파로층 상에 p-InP 층을 형성하는 단계를 포함하는 것을 특징으로 하는,SLD 구현 방법
|
| 4 |
4
제3항에 있어서, 상기 재성장된 butt 층에 테이퍼된 SSC를 형성하는 단계는,상기 InGaAsP 도파로층과 상기 p-InP층을 부분적으로 에칭하는 단계; 및상기 p-InP층의 상단에 상기 테이퍼된 SSC를 형성하는 단계를 포함하는 것을 특징으로 하는,SLD 구현 방법
|
| 5 |
5
제4항에 있어서, 상기 제1 에피층 및 상기 SSC를 기반으로 광 도파로를 형성하는 단계는,에칭되지 않은 상기 SiNx 박막, 상기 p-InP 상단 클래드층, 상기 다중양자 우물 활성층을 포함하는 상기 활성 영역 및 상기 SSC 영역을 부분적으로 상기 n-InP 버퍼층 이전까지 에칭하는 단계를 포함하는 것을 특징으로 하는,SLD 구현 방법
|
| 6 |
6
제5항에 있어서, 상기 광 도파로 상에 RWG 도파로를 형성하는 단계는,상기 광 도파로의 좌우에 전류 차단층을 적층하는 단계;상기 광 도파로 및 상기 전류 차단층 상단에 클래드층을 적층하는 단계;상기 클래드층 상단에 오믹층을 적층하는 단계; 및상기 전류 차단층, 상기 클래드층 및 상기 오믹층을 선택적으로 에칭하는 단계를 포함하는 것을 특징으로 하는,SLD 구현 방법
|
| 7 |
7
제6항에 있어서, 상기 활성 영역 및 상기 SSC 영역은 PBH(planar buried heterostructure) 구조로 구현되는 것을 특징으로 하는,SLD 구현 방법
|
| 8 |
8
제7항에 있어서,상기 SSC 영역은 5 내지 15 도로 구부러지도록 구현되는 것을 특징으로 하는,SLD 구현 방법
|
| 9 |
9
제1항에 있어서, 상기 RWG 도파로는 9 내지 11㎛의 너비를 가지도록 구현되는 것을 특징으로 하는,SLD 구현 방법
|
| 10 |
10
제1항에 있어서, 광신호의 굴절률을 조절하기 위해 상기 SSC 영역에 추가적인 전극인 위상 제어 영역의 p형 전극을 구현하는 단계를 더 포함하는,SLD 구현 방법
|
| 11 |
11
파장 가변 레이저의 광원인 SLD(superluminescent diode)로서,SI(semi-insulating) 기판의 상단에 형성된 제1 에피층;상기 제1 에피층의 적어도 일부를 기반으로 성장된 butt 층;상기 butt 층에 형성되는 테이퍼된 SSC(spot size converter);상기 제1 에피층을 기반으로 한 활성 영역 및 상기 테이퍼된 SSC를 기반으로 한 SSC 영역 상에 형성된 광 도파로;상기 광 도파로 상에 형성된 RWG 도파로(rigid waveguide);상기 활성 영역 상에서 상기 RWG 도파로의 일 측면에 형성된 폴리이미드;상기 RWG 도파로의 상부에 형성된 p-형 전극; 및상기 RWG 도파로 영역의 옆부분에 형성된 n-형 전극을 포함하는 SLD
|
| 12 |
12
제11항에 있어서, 상기 제1 에피층은 상기 SI 기판 상단으로부터 순차적으로 적층되는 n-InP 버퍼층, InGaAsP 수동 도파로층, n-InP 하단 클래드층, 다중양자 우물 활성층 및 p-InP 상단 클래드층을 포함하는 것을 특징으로 하는, SLD
|
| 13 |
13
제12항에 있어서, 상기 butt 층은 상기 p-InP 상단 클래드층 및 상기 다중양자 우물 활성층이 식각된 영역 상에 형성되고, 상기 butt 층은,상기 식각된 영역의 n-InP 하단 클래드층 상에 형성된 InGaAsP 도파로층; 및상기 InGaAsP 도파로층 상에 형성된 p-InP 층을 포함하는 것을 특징으로 하는, SLD
|
| 14 |
14
제12항에 있어서, 상기 RWG 도파로는,상기 광 도파로의 좌우에 형성된 전류 차단층;상기 광 도파로 및 상기 전류 차단층 상단에 형성된 클래드층; 및상기 클래드층 상에 형성된 오믹층을 포함하는 것을 특징으로 하는, SLD
|
| 15 |
15
제11항에 있어서, 상기 RWG 도파로는 9 내지 11㎛의 너비를 가지는 것을 특징으로 하는, SLD
|
| 16 |
16
제11항에 있어서,광신호의 굴절률을 조절하기 위한 추가적인 전극인, 위상 제어 영역의 p형 전극을 상기 SSC 영역 상에 더 포함하는, SLD
|
