| 1 |
1
임의 기판 위에 형성된 유전체 절연박막과;
상기 절연박막 위에 형성된 백-게이트 전극과;
상기 백-게이트 전극패드를 노출시키며 백-게이트 전극위에 증착되는 유전체 박막과;
상기 유전체 박막위에 나노물질이 조립된 2열 이상의 다중채널과;
상기 다중채널의 위쪽과 아래쪽에 형성되는 상하 대칭의 드레인 전극과;
상기 다중채널의 일측쪽에 형성되는 소오스 전극;
을 포함하여 구성된 것을 특징으로 하는 다중채널 FET 소자
|
| 2 |
2
청구항 1에 있어서,
상기 다중채널을 구성하는 각 단위채널의 폭과 간격은 동일하거나 다르게 구성될 수 있고, 상기 다중채널의 전체 폭은 드레인 전극 폭과 동일하게 형성되며, 상기 다중채널을 구성하는 각 단위채널의 폭과 간격, 및 드레인 전극 폭에 의해 다중채널을 구성하는 단위채널의 개수가 결정되는 것을 특징으로 하는 다중채널 FET 소자
|
| 3 |
3
청구항 1에 있어서,
상기 다중채널은 두 개 이상의 단위채널로 구성되고, 상기 드레인 전극의 폭은 3-300 μm인 것을 특징으로 하는 다중채널 FET 소자
|
| 4 |
4
청구항 1에 있어서, 상기 백-게이트 전극은 한 개의 백-게이트 전극패드와, 이 전극패드로부터 연장된 두 가닥의 연장전극으로 구성되고, 이 연장전극의 폭은 상기 소오스와 드레인 전극사이의 간격과 동일하게 형성된 것을 특징으로 하는 다중채널 FET 소자
|
| 5 |
5
청구항 1 또는 청구항 4에 있어서,
나노구조 물질이 조립된 다중채널 FET 소자는 두 개의 백 게이트 전극과, 한 개의 소오스 전극 양쪽에 대칭적으로 위치한 두 개의 드레인 전극을 포함함에 따라, 한 번의 제조공정으로 2열의 다중채널 FET 단위소자가 제작될 수 있도록 한 것을 특징으로 하는 다중채널 FET 소자
|
| 6 |
6
임의 기판 위에 유전체 절연박막이 형성되는 단계;
상기 절연박막 위에 백-게이트 전극이 형성되는 단계;
상기 백-게이트 전극위에 유전체 박막이 증착되는 단계;
상기 유전체 박막위에 다중채널 패턴이 제조되는 단계;
상기 다중채널을 구성하는 각 단위채널 패턴내에 나노물질을 조립하는 단계;
상기 나노물질이 조립된 다중채널 위에 소오스 전극 및 드레인 전극이 형성되는 단계;
를 포함하는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 7 |
7
청구항 6에 있어서,
상기 임의 기판은 금속기판, 절연체위에 금속박막이 형성된 기판, 반도체, 유리, 플라스틱, 폴리머 기판중 선택된 어느 하나이고, 상기 임의 기판위에 유전체 절연박막이 형성되는 단계는 임의 기판의 종류가 금속기판, 절연체위에 금속박막이 형성된 기판, 반도체인 경우에만 실시되는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 8 |
8
청구항 6에 있어서,
상기 절연박막 위에 백-게이트 전극이 형성되는 단계에 있어서,
포토리소그라피를 이용하는 방법, 레이저 리소그라피나 전자빔 리소그라피를 이용하는 방법 중 선택된 어느 하나의 방법과 Ti/Au를 진공증착한 후 리프트 오프(lift-off)하는 방법에 의하여 원하는 모양의 백-게이트 전극이 형성되도록 한 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 9 |
9
청구항 6에 있어서,
상기 백-게이트 전극위에 유전체 박막을 증착하는 단계에 있어서,
상기 백-게이트 전극을 포함하는 절연박막 표면에 PECVD나 LPCVD를 이용하여 유전체 박막을 증착하거나 SOG를 스핀 코팅하되, 유전체 박막의 두께가 100-300 nm가 되도록 한 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 10 |
10
청구항 9에 있어서,
상기 유전체 박막을 증착함에 있어서, 유전체 박막인 열산화막은 1000℃ 이상에서 Si 기판위에 성장되고, 상기 기판이 250℃ 이상의 고온을 견딜 수 있는 고체기판 표면에는 PECVD나 LPCVD 기법으로 SiO2가 증착되며, 고온에 견디지 못하는 기판 표면에는 SOG가 스핀코팅 방법으로 증착되는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 11 |
11
청구항 6에 있어서,
상기 다중채널을 구성하는 각 단위채널 패턴내에 나노물질을 조립하는 단계는:
상기 기판의 유전체 박막상에 나노구조 물질이 자기조립될 다중채널 패턴이 포토레지스트로 형성되고, 나머지 영역의 표면이 노출되는 포토리소그라피 공정단계;
상기 기판을 전기적 중성물질인 OTS 용액에 담구어서, OTS 박막이 다중채널 패턴 포토레지스트를 포함하는 유전체 박막상에 증착되는 단계;
상기 기판이 아세톤에 담구어져 다중채널 패턴용 포토레지스트가 제거되는 동시에 그 제거된 자리에 유전체 박막이 노출되는 단계;
상기 기판이 전기적 양전하 물질인 APTES 용액에 담구어져 포토레지스트가 제거된 유전체 박막 표면에 APTES가 증착되는 단계;
상기 기판을 음전하 작용기가 있는 나노구조 물질 용액에 담구어서, APTES가 증착된 표면에 나노구조 물질이 자기조립되는 단계;
를 포함하는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 12 |
12
청구항 6에 있어서,
상기 다중채널을 구성하는 각 단위채널의 폭은 1-10 μm 이고, 각 단위채널의 패턴 길이는 1-50 μm인 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 13 |
13
청구항 12에 있어서,
상기 다중채널을 구성하는 각 단위채널의 폭이 1-10 μm 영역에 있을 때, 각 단위채널내에 정렬/배열된 나노구조 물질의 밀도변화가 다중채널 FET 소자의 전기적 특성을 결정하는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
| 14 |
14
청구항 5에 있어서,
상기 나노구조 물질이 조립된 다중채널위에 소오스-드레인 전극이 형성되는 단계에 있어서, 포토 리소그라피를 이용하는 방법과 Ti/Au를 진공증착한 후 리프트 오프(lift-off)하는 방법에 의하여 상하 대칭인 2개의 드레인 전극과, 한 개의 소오스 전극이 제조되는 것을 특징으로 하는 다중채널 FET 소자의 제조 방법
|
