맞춤기술찾기

이전대상기술

저전압 차동신호 수신기의 오프셋 보상회로와 이를 구비한저전압 차동신호 수신기 및 저전압 차동신호 수신기의오프셋 보상 방법

  • 기술번호 : KST2015140710
  • 담당센터 : 인천기술혁신센터
  • 전화번호 : 032-420-3580
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 저온 다결정 실리콘 공정을 이용한 박막 트랜지스터(Low Temperature Polycrystalline Silicon Thin Film Transistor; LTPS TFT)로 구현된 저전압 차동신호(Low Voltage Differential Signaling; LVDS) 수신기에서 LTPS TFT의 회로적인 구현상 문제점인 문턱전압과 이동도의 불균일한 분포에 의한 오프셋을 보상하기 하는 오프셋 보상회로와, 이 보상회로를 구비한 저전압 차동신호 수신기, 그리고 저전압 차동신호 수신기의 오프셋 보상 방법을 제공한다. 본 발명의 오프셋 보상회로는, 저전압 차동신호 수신기의 차동 입력단에 병렬로 연결되어, 상기 저전압 차동신호 수신기의 출력신호에 따라 트랜지스터의 W(게이트 폭)/L(게이트 길이)비를 가변하여 상기 차동 입력단 측으로 공급되는 전류량을 조절하여 상기 차동 입력단의 오프셋 전압을 보상하는 가변 트랜지스터회로를 포함하여 구성된다. 따라서, 본 발명은 종래 문턱전압을 커패시터에 저장하는 방식에 비하여 고속으로 오프셋을 보상할 수 있으며 저소비전력 및 소면적을 달성할 수 있다.LVDS 수신기, 오프셋 보상, 축차근사법(successive approximation Algorithm), LTPS TFT
Int. CL H04L 7/033 (2006.01.01) H04L 25/08 (2006.01.01)
CPC H04L 7/0337(2013.01) H04L 7/0337(2013.01) H04L 7/0337(2013.01)
출원번호/일자 1020060013966 (2006.02.14)
출원인 한양대학교 산학협력단
등록번호/일자 10-0711514-0000 (2007.04.19)
공개번호/일자
공고번호/일자 (20070427) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.02.14)
심사청구항수 22

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유창식 대한민국 서울 성동구
2 민경율 대한민국 서울 성동구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박영일 대한민국 서울특별시 강남구 논현로 ***, *층 신진국제특허법률사무소 (역삼동, 용마빌딩)
2 김함곤 대한민국 서울특별시 강남구 논현로 ***, *호 층 신진국제특허법률사무소 (역삼동, 용마빌딩)
3 안광석 대한민국 서울특별시 강남구 논현로 ***, *층 신진국제특허법률사무소 (역삼동, 용마빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.02.14 수리 (Accepted) 1-1-2006-0106097-70
2 전자문서첨부서류제출서
Submission of Attachment to Electronic Document
2006.02.15 수리 (Accepted) 1-1-2006-5013264-89
3 선행기술조사의뢰서
Request for Prior Art Search
2006.10.12 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2006.11.14 수리 (Accepted) 9-1-2006-0073729-17
5 의견제출통지서
Notification of reason for refusal
2007.01.25 발송처리완료 (Completion of Transmission) 9-5-2007-0043131-16
6 명세서등보정서
Amendment to Description, etc.
2007.03.16 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0213483-13
7 의견서
Written Opinion
2007.03.16 수리 (Accepted) 1-1-2007-0213481-11
8 등록결정서
Decision to grant
2007.04.17 발송처리완료 (Completion of Transmission) 9-5-2007-0203346-23
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
저전압 차동신호 수신기의 차동 입력단에 병렬로 연결되어, 상기 저전압 차동신호 수신기의 출력신호에 따라 트랜지스터의 W(게이트 폭)/L(게이트 길이)비를 가변하여 상기 차동 입력단 측으로 공급되는 전류량을 조절해서 상기 차동 입력단의 오프셋 전압을 보상하는 가변 트랜지스터회로를 포함하여 구성되고;상기 차동 입력단은 제1 입력 트랜지스터와 제2 입력 트랜지스터를 포함하고 상기 차동신호는 상기 제1 및 제2 입력 트랜지스터에 교차하여 입력되며;상기 가변트랜지스터 회로는 각각 상기 제1 및 제2 입력 트랜지스터의 소오스-드레인 사이에 병렬 접속되는 제1 및 제2 가변 트랜지스터회로로 구성되고;상기 제1 및 제2 가변 트랜지스터는, 각각 게이트가 대응하는 상기 제1 및 제2 입력 트랜지스터의 게이트에 연결되어 상기 차동신호를 입력받고, 소오스가 대응하는 상기 제1 및 제2 입력 트랜지스터의 소오스에 접속된 제1 TFT와,드레인이 상기 제1극성 TFT의 드레인에 연결되고, 소오스가 대응하는 상기 제1 및 제2 입력 트랜지스터의 드레인에 연결된 제2 TFT와, 상기 제2 TFT의 게이트에 연결되어 상기 제2 TFT의 온/오프를 제어하는 스위치수단으로 구성되는 복수개의 보상 트랜지스터 그룹을 포함하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
3 3
제 2항에 있어서,상기 저전압 차동신호 수신기는 저온 다결정 실리콘 공정을 이용한 박막 트랜지스터(Low Temperature Polycrystalline Silicon Thin Film Transistor; LTPS TFT)로 구성되고,상기 가변 트랜지스터회로를 구성하는 트랜지스터는 LTPS TFT인 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
4 4
제 3항에 있어서,상기 저전압 차동신호 수신기의 출력신호에 근거하여 상기 차동 입력단의 오프셋 전압을 검출하고 상기 오프셋 전압을 제거하도록 상기 복수개의 보상 트랜지스터 그룹의 상기 스위치 수단을 제어하는 오프셋 보상 제어부를 더 포함하여 구성된 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
5 5
제 4항에 있어서,상기 저전압 차동신호 수신기의 차동 입력단에 데이터 신호의 입력 이전에 소정 시간 동안 테스트 차동신호를 입력하여 오프셋 전압을 보상하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
6 6
제 5항에 있어서,상기 테스트 차동신호는 스윙 폭이 상기 데이터 신호보다 작은 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
7 7
제6항에 있어서, 상기 오프셋 보상 제어부는,상기 저전압 차동신호 수신기의 출력신호를 입력받아 소정의 시간차를 두고 샘플링하여 제1 및 제2 샘플링 신호를 출력하는 샘플러와;상기 제1 및 제2 샘플링 신호의 논리 연산을 통해 상기 오프셋 전압의 극성을 판단하여 극성 출력 신호를 출력하는 극성 판단기; 및상기 극성 출력 신호에 따라 소정 크기만큼 상기 제1 또는 제2 가변 트랜지스터 회로가 상기 오프셋 전압을 제거하는 피드백 신호를 생성하는 하나 이상의 피드백 신호 생성기를 포함하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
8 8
제7항에 있어서, 상기 소정의 시간차는 상기 차동신호의 변화주기와 동일한 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
9 9
제7항에 있어서, 상기 극성 판단기는 입력받은 상기 제1 및 제2 샘플링 신호의 논리값이 서로 다른 경우에 오프셋 전압이 없는 것으로 판단하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
10 10
제7항에 있어서, 상기 극성 판단기는 상기 제1 및 제2 샘플링 신호의 논리값이 동일한 경우 양(+) 또는 음(-)의 오프셋 전압이 있는 것으로 판단하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
11 11
제7항에 있어서, 상기 샘플러는,상기 저전압 차동신호 수신기의 출력신호를 입력받는 제1 D-플립플롭과, 상기 제1 D-플립플롭의 출력을 입력받는 제2 D-플립플롭을 포함하여 구성되고, 상기 제1 및 제2 샘플링 신호는 각각 상기 제1 및 제2 D-플립플롭의 출력인 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
12 12
제11항에 있어서, 상기 극성 판단기는,상기 제1 및 제2 샘플링 신호를 입력으로 하는 제1 NOR 게이트 및 제1 AND 게이트와,상기 제1 NOR 게이트 및 제1 AND 게이트의 출력을 각각 입력받는 제3 및 제4 D-플립플롭과,상기 제1 AND 게이트와 상기 제3 D-플립플롭의 출력을 입력받는 제1 XNOR 게이트와,상기 NOR 게이트와 상기 제4 D-플립플롭의 출력을 입력받는 제2 XNOR 게이트와, 상기 제1 및 제2 XNOR 게이트의 출력을 입력받는 제2 AND 게이트를 포함하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
13 13
제12항에 있어서, 상기 각 피드백 신호 생성기는,상기 제2 AND 게이트의 출력을 입력받는 제5 D-플립플롭과,상기 제3 D-플립플롭의 출력 및 상기 제5 D-플립플롭의 출력을 입력받는 제2 NOR 게이트와, 상기 제4 D-플립플롭의 출력 및 상기 제5 D-플립플롭의 출력을 입력받는 제3 NOR 게이트를 포함하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
14 14
제 2항 내지 제13항 중 어느 한 항에 있어서,상기 복수개의 보상 트랜지스터 그룹을 구성하는 TFT는 각 그룹끼리 서로 다른 W/L비를 갖는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
15 15
제 14항에 있어서,상기 서로 다른 W/L비는 축차근사법에 따르는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상회로
16 16
제2항 내지 제 13항 중 어느 한 항에 기재한 오프셋 보상회로를 포함하여 구성된 것을 특징으로 하는 저전압 차동신호 수신기
17 17
삭제
18 18
삭제
19 19
저전압 차동신호 수신기의 차동 입력단에 각각 복수개의 TFT를 병렬로 연결하고, 상기 저전압 차동신호 수신기의 출력신호에 따라 상기 병렬 연결된 복수개의TFT에 대한 W(게이트 폭)/L(게이트 길이)비를 가변하여 상기 차동 입력단 측으로 공급되는 전류량을 조절하여 상기 차동 입력단의 오프셋 전압을 보상하며,상기 복수개의 TFT는 각각 서로 다른 W/L비를 가지며,상기 서로 다른 W/L비는 축차근사법에 따르는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상방법
20 20
제 19항에 있어서,상기 저전압 차동신호 수신기의 차동 입력단에 데이터 신호의 입력 이전에 소정 시간 동안 테스트 차동신호를 입력하여 오프셋 전압을 보상하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상방법
21 21
제 20항에 있어서,상기 테스트 차동신호는 스윙 폭이 상기 데이터 신호보다 작은 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 보상방법
22 22
저전압 차동신호 수신기의 오프셋 전압을 보상하는 방법에 있어서, (a) 상기 저전압 차동신호 수신기에 테스트 차동신호를 입력하는 단계;(b) 상기 저전압 차동신호 수신기의 출력신호를 샘플링하는 단계;(c) 상기 샘플링된 출력신호로부터 오프셋 전압의 극성을 판단하는 단계; (d) 상기 극성에 따라 오프셋 전압을 축차근사적으로 보상하는 단계; 및(e) 상기 저전압 차동신호 수신기에 데이터 신호를 입력하는 단계를 포함하는 저전압 차동신호 수신기의 오프셋 전압 보상 방법
23 23
제22항에 있어서, 상기 (d) 단계는,(d-1) 상기 극성에 따라 소정 크기로 오프셋 전압을 제거하는 단계; 및(d-2) 상기 (b) 단계 내지 (c) 단계를 반복하는 단계를 포함하되,상기 극성이 바뀐 경우 상기 (d-1) 단계에서의 제거를 취소하고 상기 (d-1) 단계에서의 상기 소정 크기를 한단위 낮추어 상기 (d-1) 단계 내지 (d-2) 단계를 반복하며, 상기 극성이 바뀌지 않은 경우 상기 (d-1) 단계에서의 상기 소정 크기를 한단위 낮추어 상기 (d-1) 단계 내지 (d-2) 단계를 반복하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 전압 보상 방법
24 24
제23항에 있어서, 상기 (b)단계는 상기 저전압 차동신호 수신기의 출력신호를 순차적으로 2회에 걸쳐 샘플링하고, 상기 (c)단계는, 상기 2회에 걸쳐 샘플링된 2개의 샘플링 신호의 논리값이 서로 다른 경우에 오프셋 전압이 없는 것으로 판단하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 전압 보상 방법
25 25
제23항에 있어서, 상기 (b)단계는 상기 저전압 차동신호 수신기의 출력신호를 순차적으로 2회에 걸쳐 샘플링하고, 상기 (c)단계는, 상기 2회에 걸쳐 샘플링된 2개의 샘플링 신호의 논리값이 동일한 경우 양(+) 또는 음(-)의 오프셋 전압이 있는 것으로 판단하는 것을 특징으로 하는 저전압 차동신호 수신기의 오프셋 전압 보상 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.