| 1 |
1
기판 상에 위치하는 게이트 전극;상기 게이트 전극 상에 위치하는 게이트 절연막;상기 게이트 절연막 상에 위치하는 산화물 반도체층;상기 산화물 반도체층 상에 위치하는 금속 도트들; 및상기 산화물 반도체층의 양단에 접속하는 소오스 전극과 드레인 전극을 포함하는 박막트랜지스터
|
| 2 |
2
제1항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층의 일함수와 같거나 혹은 이에 비해 낮은 일함수를 갖는 박막트랜지스터
|
| 3 |
3
제1항 또는 제2항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층을 구성하는 금속에 비해 산화도가 더 큰 박막트랜지스터
|
| 4 |
4
제3항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층을 구성하는 금속의 표준 전극 전위에 비해 음의 방향으로 큰 표준 전극 전위를 갖는 박막트랜지스터
|
| 5 |
5
제1항에 있어서, 상기 산화물 반도체층은 다결정 구조를 갖는 반도체층인 박막트랜지스터
|
| 6 |
6
제1항 또는 제5항에 있어서, 상기 산화물 반도체층은 ZnO층인 박막트랜지스터
|
| 7 |
7
제6항에 있어서, 상기 금속 도트들은 Al, In, Ag, Ta, W, Ti, Mo, Ca, 및 이들 각각의 합금으로 이루어진 군에서 선택되는 금속인 박막트랜지스터
|
| 8 |
8
제6항에 있어서, 상기 금속 도트들은 Mn, Ti, Al, Ce, Na, Ca, K, Li, Zr, Ga, Cr, Co, Ni, Fe, Nb, V, Te, Mg, Cs,및 이들 각각의 합금으로 이루어진 군에서 선택되는 금속인 박막트랜지스터
|
| 9 |
9
제1항에 있어서, 상기 기판은 고분자 기판인 박막트랜지스터
|
| 10 |
10
기판 상에 게이트 전극을 형성하는 단계;상기 게이트 전극 상에 게이트 절연막을 형성하는 단계상기 게이트 절연막 상에 산화물 반도체층을 형성하는 단계;상기 산화물 반도체층 상에 금속 도트들을 형성하는 단계; 및상기 산화물 반도체층의 양단에 접속하는 소오스 전극과 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터 제조방법
|
| 11 |
11
제10항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층의 일함수와 같거나 혹은 이에 비해 낮은 일함수를 갖는 박막트랜지스터 제조방법
|
| 12 |
12
제10항 또는 제11항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층을 구성하는 금속에 비해 산화도가 더 큰 박막트랜지스터 제조방법
|
| 13 |
13
제12항에 있어서, 상기 금속 도트들은 상기 산화물 반도체층을 구성하는 금속의 표준 전극 전위에 비해 음의 방향으로 큰 표준 전극 전위를 갖는 박막트랜지스터 제조방법
|
| 14 |
14
제10항에 있어서,상기 산화물 반도체층은 용액 공정을 사용하여 형성하는 박막트랜지스터 제조방법
|
| 15 |
15
제14항에 있어서,상기 산화물 반도체층은 금속염과 용매를 포함하는 용액 조성물을 상기 게이트 절연막 상에 코팅한 후 이를 열처리하여 형성하는 박막트랜지스터 제조방법
|
| 16 |
16
제10항에 있어서,상기 산화물 반도체층은 다결정 구조를 갖는 반도체층인 박막트랜지스터 제조방법
|
| 17 |
17
제10항 또는 제16항에 있어서, 상기 산화물 반도체층은 ZnO층인 박막트랜지스터 제조방법
|
| 18 |
18
제17항에 있어서, 상기 금속 도트들은 Al, In, Ag, Ta, W, Ti, Mo, Ca, 및 이들 각각의 합금으로 이루어진 군에서 선택되는 금속인 박막트랜지스터 제조방법
|
| 19 |
19
제17항에 있어서, 상기 금속 도트들은 Mn, Ti, Al, Ce, Na, Ca, K, Li, Zr, Ga, Cr, Co, Ni, Fe, Nb, V, Te, Mg, Cs, 및 이들 각각의 합금으로 이루어진 군에서 선택되는 금속인 박막트랜지스터 제조방법
|
| 20 |
20
제10항에 있어서, 상기 기판은 고분자 기판인 박막트랜지스터 제조방법
|
