| 1 |
1
두 개 이상의 입력 노드를 가지는 로직 게이트에서 기준치 이상 제어도(controllability) 값을 가지는 상기 입력 노드를 선택하는 단계와, 상기 노드에 가중치 인가 회로(weight application circuit)가 연결된 테스트 포인트 회로를 연결하는 단계와 스캔 셀로부터 제공된 테스트 패턴을 상기 가중치 인가 회로에 제공하여 상기 로직 게이트의 출력으로 고장을 전파(propagate)하되, 상기 가중치 인가 회로가 연결되지 않은 상기 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률이 상기 가중치 인가 회로가 연결된 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률보다 크도록 고장을 전파하는 단계를 포함하는 고장 검출 방법
|
| 2 |
2
제1항에 있어서, 상기 노드를 선택하는 단계는, 0 제어도(controllability 0) 및 1 제어도(controllability 1) 중 어느 하나의 값이 상기 기준치 이상의 값인 상기 입력 노드를 선택하여 수행하는 고장 검출 방법
|
| 3 |
3
제2항에 있어서, 상기 로직 게이트는 AND 게이트, NAND 게이트 중 어느 하나이고, 상기 노드를 선택하는 단계는, 상기 로직 게이트의 1 제어도가 상기 기준치 이상의 값인 노드를 선정하여 수행하는 고장 검출 방법
|
| 4 |
4
제2항에 있어서, 상기 로직 게이트는 OR 게이트, NOR 게이트 중 어느 하나이고, 상기 노드를 선택하는 단계는, 상기 로직 게이트의 0 제어도가 상기 기준치 이상의 값인 노드를 선정하여 수행하는 고장 검출 방법
|
| 5 |
5
제1항에 있어서, 상기 가중치 인가 회로는,제1 스캔 셀 및 제2 스캔 셀로부터 각각 입력을 제공받는 NOR 게이트 회로와, 상기 제1 스캔 셀과 상기 NOR 게이트의 출력으로부터 입력을 제공받는 XOR 게이트를 포함하는 고장 검출 방법
|
| 6 |
6
제5항에 있어서, 상기 테스트 포인트 회로는, 상기 XOR 게이트의 출력과 상기 테스트 포인트 활성화(enable) 신호가 제공되는 AND 게이트와, 상기 AND 게이트의 출력과 상기 기준치 이상 제어도 값을 가지는 상기 입력 노드에 제공되는 신호가 제공되는 OR 게이트를 포함하는 고장 검출 방법
|
| 7 |
7
제1항에 있어서, 상기 테스트 포인트 회로는, 상기 XOR 게이트의 출력과 상기 테스트 포인트 활성화(enable) 신호가 제공되는 AND 게이트와, 상기 AND 게이트의 출력과 상기 기준치 이상 제어도 값을 가지는 상기 입력 노드에 제공되는 신호가 제공되는 OR 게이트를 포함하는 고장 검출 방법
|
| 8 |
8
제1항에 있어서, 상기 입력 노드를 선택하는 단계는, 상기 두 개 이상의 입력 노드들을 통하여 전파되는 고장의 개수가 임계치 이상인 경우에 상기 입력 노드를 선택하여 상기 고장 검출 방법을 수행하는 고장 검출 방법
|
| 9 |
9
칩과 연결되어 상기 칩의 고장을 검출하는 장치로, 상기 장치는:적어도 하나 이상의 프로세서; 및상기 프로세서에 의해 실행되는 하나 이상의 프로그램을 저장하는 메모리를 포함하며, 상기 프로그램들은 하나 이상의 프로세서에 의해 실행될 때, 상기 하나 이상의 프로세서들에서,두 개 이상의 입력 노드를 가지는 로직 게이트에서 기준치 이상 제어도(controllability) 값을 가지는 상기 입력 노드를 선택하는 단계와, 상기 노드에 가중치 인가 회로(weight application circuit)가 연결된 테스트 포인트 회로를 연결하는 단계와 스캔 셀로부터 제공된 테스트 패턴을 상기 가중치 인가 회로에 제공하여 상기 로직 게이트의 출력으로 고장을 전파(propagate)하되, 상기 가중치 인가 회로가 연결되지 않은 상기 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률이 상기 가중치 인가 회로가 연결된 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률보다 크도록 고장을 전파하는 단계를 포함하는 고장 검출 장치
|
| 10 |
10
제9항에 있어서, 상기 노드를 선택하는 단계는, 0 제어도(controllability 0) 및 1 제어도(controllability 1) 중 어느 하나의 값이 상기 기준치 이상의 값인 상기 입력 노드를 선택하여 수행하는 고장 검출 장치
|
| 11 |
11
제10항에 있어서, 상기 로직 게이트는 AND 게이트, NAND 게이트 중 어느 하나이고, 상기 노드를 선택하는 단계는, 상기 로직 게이트의 1 제어도가 상기 기준치 이상의 값인 노드를 선정하여 수행하는 고장 검출 장치
|
| 12 |
12
제10항에 있어서, 상기 로직 게이트는 OR 게이트, NOR 게이트 중 어느 하나이고, 상기 노드를 선택하는 단계는, 상기 로직 게이트의 0 제어도가 상기 기준치 이상의 값인 노드를 선정하여 수행하는 고장 검출 장치
|
| 13 |
13
제9항에 있어서, 상기 가중치 인가 회로는,제1 스캔 셀 및 제2 스캔 셀로부터 각각 입력을 제공받는 NOR 게이트 회로와, 상기 제1 스캔 셀과 상기 NOR 게이트의 출력으로부터 입력을 제공받는 XOR 게이트를 포함하는 고장 검출 장치
|
| 14 |
14
제13항에 있어서, 상기 테스트 포인트 회로는, 상기 XOR 게이트의 출력과 상기 테스트 포인트 활성화(enable) 신호가 제공되는 AND 게이트와, 상기 AND 게이트의 출력과 상기 기준치 이상 제어도 값을 가지는 상기 입력 노드에 제공되는 신호가 제공되는 OR 게이트를 포함하는 고장 검출 장치
|
| 15 |
15
제9항에 있어서, 상기 테스트 포인트 회로는, 상기 XOR 게이트의 출력과 상기 테스트 포인트 활성화(enable) 신호가 제공되는 AND 게이트와, 상기 AND 게이트의 출력과 상기 기준치 이상 제어도 값을 가지는 상기 입력 노드에 제공되는 신호가 제공되는 OR 게이트를 포함하는 고장 검출 장치
|
| 16 |
16
제9항에 있어서, 상기 입력 노드를 선택하는 단계는, 상기 두 개 이상의 입력 노드들을 통하여 전파되는 고장의 개수가 임계치 이상인 경우에 상기 입력 노드를 선택하여 상기 고장 검출 방법을 수행하는 고장 검출 장치
|
| 17 |
17
두 개 이상의 입력을 가지는 로직 게이트에서 어느 하나의 입력과 논리적으로 연결된 가중치 인가회로로, 상기 가중치 인가 회로는,제1 스캔 셀 및 제2 스캔 셀로부터 각각 입력을 제공받는 NOR 게이트 회로와, 상기 제1 스캔 셀과 상기 NOR 게이트의 출력으로부터 입력을 제공받는 XOR 게이트를 포함하며, 상기 제1 스캔 셀 및 제2 스캔 셀로부터 제공된 테스트 패턴이 제공되어 상기 로직 게이트의 출력으로 고장을 전파(propagate)하되, 상기 가중치 인가 회로가 연결되지 않은 상기 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률이 상기 가중치 인가 회로가 연결된 입력 노드로 전파된 고장이 상기 출력으로 전파되는 확률보다 큰 가중치 인가 회로
|
