| 1 |
1
뉴럴 네트워크 연산 장치로, 상기 연산 장치는: 가중치(weight) 비트와 반전 가중치 비트를 저장하는 메모리 소자와, 상기 메모리 소자에 제1 입력을 제공하는 제1 워드 라인(word line)과 제2 입력을 제공하는 제2 워드 라인을 포함하는 워드 라인 세트와, 상기 제1 입력과 상기 가중치 비트와의 곱셈 연산 결과가 형성되는 제1 비트라인과, 상기 제2 입력과 상기 반전 가중치 비트가 곱셈 연산된 결과를 출력하는 제2 비트 라인을 포함하는 연산 장치
|
| 2 |
2
제1항에 있어서, 상기 메모리 소자는제1 노드에 입력 노드가 연결되고, 제2 노드에 출력 노드가 연결된 제1 인버터; 상기 제1 노드에 출력 노드가 연결되고, 상기 제2 노드에 입력 노드가 연결된 제2 인버터; 상기 제1 비트 라인과 연결된 제1 전극과 상기 제1 워드 라인과 연결된 제어 전극을 가지는 제1 스위치 및 상기 제2 비트 라인과 연결된 제1 전극과 상기 제2 워드 라인과 연결된 제어 전극을 가지는 제2 스위치를 포함하는 연산 장치
|
| 3 |
3
제1항에 있어서,상기 연산 장치는, 상기 제1 비트 라인 및 상기 제2 비트 라인과 연결되며, 각각 가중치 비트 및 반전 가중치 비트를 저장하는 복수의 메모리 소자들과, 상기 복수의 메모리 소자에 각각 제1 입력과 제2 입력을 제공하는 복수의 워드 라인 세트들을 더 포함하며, 상기 복수의 메모리 소자에 각각 제공된 제1 입력과 상기 가중치 비트와의 연산 결과들은 상기 제1 비트 라인에 누적되어 형성되고, 상기 복수의 메모리 소자에 각각 제공된 제2 입력과 상기 반전 가중치 비트와의 연산 결과들은 상기 제2 비트 라인에 누적되어 형성되는 연산 장치
|
| 4 |
4
제3항에 있어서,상기 연산 장치는, 상기 제1 비트 라인에 누적되어 형성된 연산 결과를 제공받고, 기준 전압과 비교하는 감지 증폭기를 더 포함하는 연산 장치
|
| 5 |
5
제4항에 있어서,상기 제1 비트 라인에 누적되어 형성된 연산 결과는 상기 가중치와 상기 제1 입력의 곱의 누적값에 상응하는 연산 장치
|
| 6 |
6
제4항에 있어서,상기 제1 비트 라인에 누적되어 형성된 연산 결과는 수학식 로 표시되는 연산 장치
|
| 7 |
7
제4항에 있어서,상기 제1 입력이 제공됨에 따라 상기 제1 비트 라인에 누적되어 형성된 연산 결과를 순차적으로 누적하는 누산기(accumulator)를 더 포함하는 연산 장치
|
| 8 |
8
제2항에 있어서,상기 연산 장치는, 상기 제2 입력에 포함된 논리 하이 상태인 비트들의 개수를 계수(count)하는 카운터 및 상기 카운터의 계수 결과에서 상기 제2 비트 라인에 누적되어 형성된 연산 결과를 감산하는 감산기를 더 포함하는 연산 장치
|
| 9 |
9
제1항에 있어서,상기 제2 비트라인에 연산되어 누적된 결과는 반전된 가중치와 입력의 곱이 누적된 값에 상응하는 연산 장치
|
| 10 |
10
제1항에 있어서,상기 제2 비트라인에 연산되어 누적된 결과는 수학식 로 표시되는 연산 장치
|
| 11 |
11
제1항에 있어서,상기 제2 입력이 제공됨에 따라 상기 제2 비트 라인에 누적되어 형성된 연산 결과를 순차적으로 누적하는 누산기(accumulator)를 더 포함하는 연산 장치
|
| 12 |
12
제1항에 있어서,상기 제2 입력은 상기 제1 입력에 대한 스트라이드(stride)된 입력인 연산 장치
|
| 13 |
13
뉴럴 네트워크 출력값 검출 방법으로, 상기 검출 방법은:카운터에 입력 비트들을 제공하는 단계와,카운터가 상기 입력에 포함된 턴 온 비트(turn-on bit)의 개수를 계수하는 단계와, 계수 결과 상기 턴 온 비트의 개수가 MAC 연산 경우의 수의 k 분할 미만일 때, 센싱 마진(sensing margin)이 증가하도록 비트 라인 전압 형성 시간을 증가시키는 검출 방법
|
| 14 |
14
제13항에 있어서, 상기 턴 온 비트의 개수가 상기 입력 비트 수의 2 분할 미만일 때, 상기 센싱 마진이 증가하도록 상기 비트 라인 전압 형성시간을 적어도 2배 이상 증가시키는 검출 방법,
|
| 15 |
15
제14항에 있어서, 상기 비트 라인 전압 형성 시간을 증가시키는 단계는, 억세스 트랜지스터의 도통 시간을 증가시켜 수행하는 검출 방법
|
| 16 |
16
뉴럴 네트워크 출력값 검출 방법으로, 상기 검출 방법은:카운터에 입력 비트들을 제공하는 단계와,카운터가 상기 입력에 포함된 턴 온 비트(turn-on bit)의 개수를 계수하는 단계와, 계수 결과 상기 턴 온 비트의 개수가 MAC 연산 경우의 수의 k 분할 이상일 때, 상기 카운터가 상기 입력 비트가 반전된 반전 입력 비트를 상기 뉴럴 네트워크에 제공하는 단계와, 센싱 마진(sensing margin)이 증가하도록 비트 라인 전압 형성 시간을 증가시키는 검출 방법
|
| 17 |
17
제16항에 있어서,상기 검출 방법은 상기 카운터에 입력 비트들을 제공하는 단계 또는 상기 카운터가 상기 입력에 포함된 턴 온 비트(turn-on bit)의 개수를 계수하는 단계 이전에 수행되는 상기 뉴럴 네트워크의 가중치 값의 합을 연산하는 단계를 더 포함하는 검출 방법
|
| 18 |
18
제17항에 있어서,상기 검출 방법은 뉴럴 네트워크 출력값을 연산하는 단계를 더 포함하며, 상기 뉴럴 네트워크 출력값을 연산하는 단계는, 상기 반전 입력 비트가 상기 뉴럴 네트워크에 제공되어 형성된 출력 값을 구하는 단계와, 상기 가중치 값의 합에서 상기 출력 값의 차이를 연산하는 단계를 수행하여 이루어지는 검출 방법
|
| 19 |
19
제16항에 있어서, 상기 비트 라인 전압 형성 시간을 증가시키는 단계는, 억세스 트랜지스터의 도통 시간을 증가시켜 수행하는 검출 방법
|
