| 1 |
1
기판 상에 교대로 적층된 층간 절연막들 및 희생막들을 포함하는 몰드 구조체를 형성하는 것;상기 몰드 구조체를 관통하는 채널 홀들을 형성하는 것;상기 채널 홀들 내부에 수직 채널 구조체들을 형성하는 것;상기 몰드 구조체를 관통하며 일 방향으로 연장되는 라인 형태를 갖는 분리 트렌치를 형성하는 것;상기 분리 트렌치에 의해 노출된 상기 희생막들을 선택적으로 제거하는 것;상기 희생막들이 제거된 공간을 채우는 게이트 전극들을 형성하는 것; 및상기 수직 채널 구조체들에 대한 열처리 공정 및 냉각 공정을 수행하는 것을 포함하되,각각의 상기 수직 채널 구조체들을 형성하는 것은:상기 채널 홀들 각각의 내측벽을 컨포멀하게 덮는 데이터 저장 패턴을 형성하는 것; 및상기 데이터 저장 패턴의 측벽을 덮는 수직 반도체 패턴을 형성하는 것을 포함하고,상기 데이터 저장 패턴은 단일층 구조의 강유전체 박막으로 형성되고,상기 냉각 공정의 냉각 속도는 -180도/sec 내지 -90도/sec인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 냉각 공정은 상기 수직 채널 구조체들을 담금질(quenching) 기반 급냉하는 것인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 3 |
3
제 2 항에 있어서,상기 담금질은 이온이 제거된 초순수(deionized water; DI water) 내에 넣는 것인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 4 |
4
제 1 항에 있어서,상기 열처리 공정은 제1 시간 간격 동안 제1 온도까지 가열하는 것 및 제2 시간 간격 동안 제1 온도를 유지하는 것을 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 5 |
5
제 4 항에 있어서,상기 제1 온도는 350도 내지 900도이고,상기 열처리 공정의 가열 속도(ramping rate)는 17
|
| 6 |
6
제 1 항에 있어서,상기 열처리 공정 및 상기 냉각 공정은 상기 게이트 전극들을 형성하는 것 이후에 수행되는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 7 |
7
제 1 항에 있어서,상기 분리 트렌치에 의해 노출되는 상기 기판 내에 공통 소스 영역을 형성하는 것; 및상기 분리 트렌치의 측벽을 덮는 절연 스페이서 및 상기 절연 스페이서로 둘러싸인 상기 분리 트렌치의 내부 공간을 채우는 공통 소스 플러그를 형성하는 것을 더 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 8 |
8
제 1 항에 있어서,상기 수직 채널 구조체들을 형성하는 것은 상기 수직 반도체 패턴의 상부를 리세스시키는 것 및 리세스된 영역 내에 도핑된 반도체 물질을 채우는 것을 통해 도전 패드를 형성하는 것을 더 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 9 |
9
제 1 항에 있어서,상기 채널 홀들을 형성하는 것 및 상기 수직 채널 구조체들을 형성하는 것 사이에, 상기 채널 홀들의 하부에 하부 에피택셜층들을 형성하는 것을 더 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치의 제조 방법
|
| 10 |
10
기판;상기 기판 상에 제공되며, 교대로 적층된 층간 절연막들 및 게이트 전극들을 포함하는 적층 구조체; 및상기 적층 구조체를 관통하는 채널 홀들 내에 제공되며, 상기 기판의 상면에 수직한 방향으로 연장되는 수직 채널 구조체들을 포함하되,상기 수직 채널 구조체들 각각은:상기 채널 홀들의 내측벽을 컨포멀하게 덮는 데이터 저장 패턴; 및상기 데이터 저장 패턴의 측벽을 덮는 수직 반도체 패턴을 포함하고,상기 데이터 저장 패턴은 단일층 구조의 강유전체 박막이고,상기 데이터 저장 패턴의 잔류 분극 값의 2배는 80 μC/cm2 내지 120 μC/cm2이고, 항전계 값의 2배는 9 MV/cm 내지 10 MV/cm인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 11 |
11
제 10 항에 있어서,상기 데이터 저장 패턴은 Al, Gd, Si, Y, Zr, Sr, Sc, Ge, Ce, Ca, La, Sn, Dy 또는 Er 중 적어도 하나의 불순물이 도핑된 HfOx, PZT(Pb(Zr, Ti)O3), PTO(PbTiO3), SBT(SrBi2Ti2O3), BLT(Bi(La, Ti)O3), PLZT(Pb(La, Zr)TiO3), BST(Bi(Sr, Ti)O3), 티탄산바륨(barium titanate, BaTiO3), P(VDF-TrFE), PVDF, AlOx, ZnOx, TiOx, TaOx 또는 InOx 중 적어도 어느 하나를 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 12 |
12
제 10 항에 있어서,상기 수직 반도체 패턴은 상기 데이터 저장 패턴과 열팽창 계수가 다른 물질을 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 13 |
13
제 12 항에 있어서,상기 수직 반도체 패턴은 In, Zn 또는 Ga 중 적어도 어느 하나를 포함하는 산화물 반도체 물질 또는 4족 반도체 물질을 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 14 |
14
제 10 항에 있어서,상기 데이터 저장 패턴은 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태를 갖고,상기 수직 반도체 패턴은 하단이 닫힌(closed) 파이프 형태 또는 마카로니 형태를 갖는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 15 |
15
제 10 항에 있어서,상기 데이터 저장 패턴의 평균 입자 반경(average grain radius)은 2
|
| 16 |
16
제 10 항에 있어서,상기 데이터 저장 패턴의 사방정상 비율은 50 % 내지 60 %인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 17 |
17
제 10 항에 있어서,상기 데이터 저장 패턴의 상기 잔류 분극 값 및 상기 항전계 값은 상기 데이터 저장 패턴에 1 kHz의 주파수를 갖는 전압이 인가된 경우에 측정되는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 18 |
18
제 10 항에 있어서,상기 적층 구조체는 복수로 제공되고,상기 적층 구조체들 사이에서 제1 방향으로 연장되는 분리 트렌치 내에 제공되는 공통 소스 플러그를 더 포함하되,상기 적층 구조체들은 상기 공통 소스 플러그를 사이에 두고 상기 제1 방향과 교차하는 제2 방향으로 서로 이격되는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 19 |
19
제 10 항에 있어서,상기 수직 채널 구조체들 각각은:상기 수직 반도체 패턴으로 둘러싸인 공간을 채우는 매립 절연 패턴; 및상기 수직 반도체 패턴 및 상기 매립 절연 패턴 상의 도전 패드를 더 포함하는, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
| 20 |
20
제 10 항에 있어서,상기 데이터 저장 패턴은 열처리 공정 및 냉각 공정을 통해 형성되고,상기 냉각 공정의 냉각 속도는 -180도/sec 내지 -90도/sec인, 강유전체 박막을 포함하는 3차원 반도체 메모리 장치
|
