| 1 |
1
투명한 기판; 상기 투명한 기판 상에 제1 방향으로 서로 이격되어 형성되는 소오스/드레인 전극;상기 소오스/드레인 전극 사이의 상기 투명한 기판 상에 형성되고, 채널 영역을 포함하는 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 형성되는 보호 절연막; 상기 보호 절연막 상에 형성되고, 전도성을 가지는 전하 축적막; 상기 전하 축적막을 덮도록 형성되는 게이트 절연막; 및상기 게이트 절연막 상에 형성되는 게이트 전극을 포함하고,상기 산화물 반도체 박막의 일부는, 상기 소오스/드레인 전극의 일부를 덮도록 형성되고,상기 보호 절연막과 상기 전하 축적막은 접촉되고,상기 전하 축적막은 단층 구조로 형성되는 비휘발성 메모리 소자
|
| 2 |
2
제 1항에 있어서, 상기 투명한 기판은, 유리 기판 또는 가요성 기판을 포함하는 비휘발성 메모리 소자
|
| 3 |
3
제 1항에 있어서,상기 전하 축적막은, 1e14 cm-3 이상 내지 1e18 cm-3이하의 캐리어 농도 범위를 가지는 산화물 반도체를 포함하는 비휘발성 메모리 소자
|
| 4 |
4
제 1항에 있어서,상기 전하 축적막은, 3~4eV의 에너지 밴드 갭을 가지는 비휘발성 메모리 소자
|
| 5 |
5
제 4항에 있어서,상기 에너지 밴드 갭의 깊은 레벨 상태(deep level state)에 정보가 저장되는 비휘발성 메모리 소자
|
| 6 |
6
제 5항에 있어서,상기 저장되는 정보의 양과, 속도와, 유지시간은 상기 전하 축적막의 전도성 범위에 따라 조절되는 비휘발성 메모리 소자
|
| 7 |
7
제 1항에 있어서,상기 소오스/드레인 전극은, 전도성 산화물 박막, 전도성 유기물 박막, 금속 박막 중 어느 하나로 형성되는 비휘발성 메모리 소자
|
| 8 |
8
제 7항에 있어서,상기 전도성 산화물 박막은, 인듐-주석 산화물(ITO)을 포함하는 비휘발성 메모리 소자
|
| 9 |
9
제 8항에 있어서,상기 게이트 전극은, 상기 전도성 산화물 박막 또는 상기 전도성 유기물 박막으로 형성되는 비휘발성 메모리 소자
|
| 10 |
10
제 1항에 있어서,상기 보호 절연막은, 산화물 절연막을 포함하고, 상기 보호 절연막의 상기 제1 방향과 수직인 제2 방향의 두께는, 10nm 이하인 비휘발성 메모리 소자
|
| 11 |
11
제 10항에 있어서,상기 보호 절연막은, 식각 공정에 의한 상기 산화물 반도체 박막의 손상을 방지하고, 터널링 절연막의 역할을 수행하는 비휘발성 메모리 소자
|
| 12 |
12
제 1항에 있어서,상기 전하 축적막의 제1 방향의 폭은, 상기 채널 영역의 제1 방향의 폭과 일치하는 비휘발성 메모리 소자
|
| 13 |
13
제 1항에 있어서,상기 보호 절연막과 상기 전하 축적막은 직접 접촉되는 비휘발성 메모리 소자
|
| 14 |
14
메모리 트랜지스터와 구동 트랜지스터를 갖는 비휘발성 메모리 소자에 있어서,투명한 기판;상기 투명한 기판 상에 형성된 제1 게이트 전극;상기 제1 게이트 전극 상부의 제1 게이트 절연막 상에 형성되고, 제1 방향으로 서로 이격된 소오스/드레인 전극;상기 소오스/드레인 전극 사이의 상기 제1 게이트 절연막 상에 형성되고, 채널 영역을 포함하는 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 형성되는 보호 절연막; 상기 보호 절연막 상에 형성되고, 전도성을 가지는 전하 축적막; 상기 전하 축적막을 덮도록 형성되는 제2 게이트 절연막; 및상기 제2 게이트 절연막 상에 형성되는 제2 게이트 전극을 포함하고,상기 산화물 반도체 박막의 일부는, 상기 소오스/드레인 전극의 일부를 덮도록 형성되고,상기 보호 절연막과 상기 전하 축적막은 접촉되고,상기 전하 축적막은 단층 구조로 형성되고,상기 제1 게이트 전극은, 상기 메모리 트랜지스터를 위한 게이트 전극이고,상기 제2 게이트 전극은, 상기 구동 트랜지스터를 위한 게이트 전극인 비휘발성 메모리 소자
|
| 15 |
15
제 14항에 있어서,상기 제2 게이트 절연막을 관통하도록 형성되고, 상기 소오스/드레인 전극을 노출시키는 컨택 비아홀을 더 포함하는 비휘발성 메모리 소자
|
| 16 |
16
제 15항에 있어서,상기 컨택 비아홀을 채우도록 형성되고, 상기 소오스/드레인 전극과 연결되는 소오스/드레인 전극패드를 더 포함하는 비휘발성 메모리 소자
|
| 17 |
17
제 14항에 있어서,상기 전하 축적막의 전도성 범위에 따라 상기 전하 축적막의 에너지 밴드 갭의 깊은 레벨 상태에 저장되는 정보의 양과, 속도와, 유지시간이 조절되는 비휘발성 메모리 소자
|
| 18 |
18
투명한 기판 상에 수평 방향으로 서로 이격된 소오스/드레인 전극을 형성하고,상기 소오스/드레인 전극 사이의 상기 투명한 기판 상에 산화물 반도체 박막, 보호 절연막, 전하 축적막을 순서대로 적층하여 형성하고,상기 산화물 반도체 박막, 상기 보호 절연막, 상기 전하 축적막을 동일한 패턴으로 식각하고,상기 소오스/드레인 전극과 상기 식각된 전하 축적막을 덮도록 게이트 절연막을 형성하고,상기 게이트 절연막 상에 게이트 전극을 형성하는 것을 포함하되,상기 보호 절연막과 상기 전하 축적막은 접촉되고,상기 전하 축적막은 단층 구조로 형성되는 비휘발성 메모리 소자의 제조 방법
|
| 19 |
19
제 18항에 있어서,상기 전하 축적막은, 3~4eV의 에너지 밴드 갭을 가지고, 상기 에너지 밴드 갭의 깊은 레벨 상태(deep level state)에 정보가 저장되는 비휘발성 메모리 소자의 제조 방법
|
| 20 |
20
제 19항에 있어서,상기 저장되는 정보의 양과, 속도와, 유지시간은 상기 전하 축적막의 전도성 범위에 따라 조절되는 비휘발성 메모리 소자의 제조 방법
|
| 21 |
21
메모리 트랜지스터와 구동 트랜지스터를 갖는 비휘발성 메모리 소자의 제조 방법에 있어서,투명한 기판 상에 제1 게이트 전극을 형성하고,상기 제1 게이트 전극 상에 제1 게이트 절연막을 형성하고,상기 제1 게이트 절연막 상에 수평 방향으로 서로 이격된 소오스/드레인 전극을 형성하고,상기 소오스/드레인 전극 사이의 상기 제1 게이트 절연막 상에 산화물 반도체 박막, 보호 절연막, 전하 축적막을 순서대로 적층하여 형성하고,상기 산화물 반도체 박막, 상기 보호 절연막, 상기 전하 축적막을 동일한 패턴으로 식각하고,상기 소오스/드레인 전극과 상기 식각된 전하 축적막을 덮도록 제2 게이트 절연막을 형성하고,상기 제2 게이트 절연막 상에 제2 게이트 전극을 형성하는 것을 포함하되,상기 보호 절연막과 상기 전하 축적막은 접촉되고,상기 전하 축적막은 단층 구조로 형성되고,상기 제1 게이트 전극은, 상기 메모리 트랜지스터를 위한 게이트 전극이고,상기 제2 게이트 전극은, 상기 구동 트랜지스터를 위한 게이트 전극인 비휘발성 메모리 소자의 제조 방법
|
| 22 |
22
제 21항에 있어서,상기 제2 게이트 절연막을 관통하고, 상기 소오스/드레인 전극을 노출시키는 컨택 비아홀을 형성하고,상기 컨택 비아홀을 채우고, 상기 소오스/드레인 전극과 연결되는 소오스/드레인 전극패드를 형성하는 것을 더 포함하는 비휘발성 메모리 소자의 제조 방법
|
| 23 |
23
투명한 기판 상에 제1 게이트 전극을 형성하고,상기 제1 게이트 전극을 덮도록 제1 게이트 절연막을 형성하고,상기 제1 게이트 절연막 상에 전하 축적막을 형성하고,상기 전하 축적막을 마스크 패턴을 이용하여 식각하고, 상기 식각된 전하 축적막과 상기 제1 게이트 절연막 상에 터널링 절연막을 형성하고,상기 터널링 절연막 상에 수평 방향으로 서로 이격된 소오스/드레인 전극을 형성하고,상기 터널링 절연막 상에 순서대로 적층된 산화물 반도체 박막과 보호 절연막을 형성하고,상기 산화물 반도체 박막과 상기 보호 절연막을 동일한 패턴으로 식각하는 것을 포함하되, 상기 산화물 반도체 박막의 일부는 상기 소오스/드레인 전극의 일부를 덮도록 형성되고,상기 전하 축적막은 단층 구조로 형성되는 비휘발성 메모리 소자의 제조 방법
|
| 24 |
24
제 23항에 있어서,상기 터널링 절연막의 수직 방향 두께는 4nm 이상 10nm이하인 비휘발성 메모리 소자의 제조 방법
|
| 25 |
25
제 23항에 있어서,상기 소오스/드레인 전극과 상기 보호 절연막 상에 제2 게이트 절연막을 형성하고,상기 제2 게이트 절연막 상에 제2 게이트 전극을 형성하는 것을 더 포함하는 비휘발성 메모리 소자의 제조 방법
|
| 26 |
26
제 25항에 있어서,상기 제1 게이트 전극은, 구동 트랜지스터를 위한 게이트 전극이고,상기 제2 게이트 전극은, 메모리 트랜지스터를 위한 게이트 전극인 비휘발성 메모리 소자의 제조 방법
|
| 27 |
27
제 23항에 있어서,상기 식각된 전하 축적막의 상기 수평 방향 폭은, 채널 영역의 상기 수평 방향 폭과 동일한 비휘발성 메모리 소자의 제조 방법
|
