1 |
1
LC VCO 전체 회로에 전류를 공급하는 제 1 전류원과;
상기 제 1 전류원과 LC VCO 전체 회로와의 사이에 존재하는 제 1 노드와;
상기 제 1 노드와 그라운드 사이에 접속되어 있는 LC VCO 전체 회로를 포함하고,
상기 LC VCO 전체 회로는,
상기 제 1 노드에 각각 그 드레인이 접속되어 있으며, 각각 제 2 노드와 제 3 노드에 그 소스가 접속되어 있는 제 3 MOSFET과 제 4 MOSFET과,
각각 제 2 노드와 제 3 노드에 그 소스가 접속되어 있고, 그 각각의 드레인이 제 2 전류원에 접속되어 있는 제 1 MOSFET과 제 2 MOSFET과,
제 2 노드와 제 3 노드 사이에 접속되어 있는 제 1 인덕터와,
제 2 노드와 제 3 노드 사이에 접속되어 있는 버랙터와,
상기 제 3 MOSFET과 상기 제 4 MOSFET의 각각의 소스와 게이트와 연결되어 있는 NMOS 크로스 커플드(cross-coupled) 회로와,
상기 NMOS 크로스 커플드 회로와 연결된 PMOS 액티브 로드(active load) 회로를 포함하고,
상기 제 1 MOSFET의 게이트는 제 3 노드에 연결되어 있고, 상기 제 2 MOSFET의 게이트는 제 2 노드에 연결되어 있고, 상기 제 2 전류원은 일측이 그라운드로 접지되고,
상기 PMOS 액티브 로드 회로는, 제 2 전압원과 각각의 드레인이 접속된 제 5 MOSFET과 제 6 MOSFET으로 이루어지며, 상기 제 5 MOSFET과 상기 제 6 MOSFET은 각각 자신의 게이트와 소스가 서로 연결되어 있으며,
상기 NMOS 크로스 커플드 회로는, 상기 제 5 MOSFET과 상기 제 6 MOSFET의 소스에 각각 소스가 접속된 제 7 MOSFET과 상기 제 8 MOSFET으로 이루어지며, 상기 제 7 MOSFET의 게이트는 상기 제 4 MOSFET의 게이트와 상기 제 2 노드와 연결되며, 상기 제 8 MOSFET의 게이트는 상기 제 3 MOSFET의 게이트와 상기 제 3 노드와 연결되고, 상기 제 7 MOSFET과 상기 제 8 MOSFET의 드레인은 각각 그라운드로 접지되고,
상기 PMOS 액티브 로드 회로과 상기 NMOS 크로스 커플드 회로는, 위상 잡음을 저감하기 위하여, 서로 대칭적으로 구현되고, 해당 트랜지스터의 Gm이 동일하고,
상기 제 1 전류원은, 제 1 전압원과, 상기 제 1 전압원과 각각의 드레인이 연결된 제 1 TAIL MOSFET(Mtail1)과 제 2 TAIL MOSFET(Mtail2)와, 상기 제 1 TAIL MOSFET과 상기 제 2 TAIL MOSFET의 게이트 사이의 저항과, 상기 제 1 TAIL MOSFET의 소스와 그라운드 사이의 바이어스 전류원과, 상기 제 1 전압원과 상기 제 1 노드 사이에 플리커 노이즈를 제거하기 위한 커패시터를 포함하며, 상기 제 2 TAIL MOSFET의 소스는 상기 제 1 노드에서 상기 LC VCO 전체 회로와 접속되고,
상기 제 1 MOSFET, 상기 제 2 MOSFET, 상기 제 7 MOSFET 및 상기 제 8 MOSFET는 NMOS이고, 상기 제 3 MOSFET, 상기 제 4 MOSFET, 상기 제 5 MOSFET 및 상기 제 6 MOSFET, 상기 제 1 TAIL MOSFET 및 상기 제 2 TAIL MOSFET은 PMOS이고,
상기 LC VCO 전체 회로는, 상기 제 1 노드와 그라운드 사이에 직렬로 연결된 제 2 인턱터와 제 9 MOSFET를 이루어진 제 1 버퍼회로((+) 출력측 노드는 제 2 인덕터와 제 9 MOSFET 사이에 위치함) 및 상기 제 1 노드와 그라운드 사이에 직렬로 연결된 제 3 인덕터와 제 10 MOSFET로 이루어진 제 2 버퍼회로((-) 출력측 노드는 제 3 인덕터와 제 10 MOSFET 사이에 위치함)를 더 포함하고,
상기 제 9 MOSFET과 상기 제 10 MOSFET의 게이트는 각각 상기 제 2 노드와 제 3 노드에 접속되고, 상기 제 9 MOSFET과 상기 제 10 MOSFET은 NMOS인 것을 특징으로 하는 SONET 통신 시스템용 8 ~ 10
|