| 1 |
1
복수의 변수에 대해 가중치를 업데이트하는 곱셈 누적(Multiply-and-Accumulate, MAC) 연산 장치로서,연산 커패시터 및 복수의 스위치를 각각 포함하는 복수의 연산부, 및분배 커패시터를 포함하고,상기 복수의 연산부 중 하나의 연산부에는 상기 가중치와 상기 복수의 변수 중 하나의 변수의 곱이 입력으로서 인가되고, 상기 복수의 연산부는 상기 복수의 스위치를 미리 결정된 타이밍에 따라 스위칭함으로써 상기 입력과 상기 연산 커패시터 및 상기 분배 커패시터의 전하 공유를 통해 상기 업데이트를 위한 복수의 연산 페이즈를 수행하는, MAC 연산 장치
|
| 2 |
2
제1항에서,상기 복수의 연산부 중 제1 연산부는 상기 복수의 연산 페이즈 중 첫 번째 연산 페이즈를 수행할 때,상기 복수의 스위치 중 제1 연산 스위치의 스위칭을 통해 상기 제1 연산 스위치의 일단에 인가되는 상기 입력을 상기 연산 커패시터에 전달하는 단계,상기 복수의 스위치 중 제2 연산 스위치의 스위칭을 통해 상기 입력에 의해 상기 연산 커패시터에 저장된 전하를 상기 연산 커패시터 및 상기 분배 커패시터에 분배하는 단계, 상기 연산 커패시터 및 상기 분배 커패시터 사이의 노드의 전압을 확인하는 단계를 수행하고, 상기 입력은 상기 가중치의 최하위 비트(least significant bit, LSB)와 상기 복수의 변수 중 제1 변수의 곱인, MAC 연산 장치
|
| 3 |
3
제1항에서,상기 복수의 연산부 중 제1 연산부는 상기 복수의 연산 페이즈 중 마지막 연산 페이즈를 수행할 때,상기 복수의 스위치 중 제1 연산 스위치의 스위칭을 통해 상기 제1 연산 스위치의 일단에 인가되는 상기 입력을 상기 연산 커패시터에 전달하는 단계,상기 복수의 스위치 중 제2 연산 스위치의 스위칭을 통해 상기 입력에 의해 상기 연산 커패시터에 저장된 전하를 상기 연산 커패시터 및 상기 분배 커패시터에 분배하는 단계, 상기 연산 커패시터 및 상기 분배 커패시터 사이의 노드의 전압을 확인하는 단계를 수행하고, 상기 입력은 상기 가중치의 최상위 비트(most significant bit, MSB)와 상기 복수의 변수 중 제1 변수의 곱인, MAC 연산 장치
|
| 4 |
4
제1항에서,상기 가중치가 n비트일 때, 상기 복수의 연산 페이즈는 n회의 연산 페이즈인, MAC 연산 장치
|
| 5 |
5
제1항에서,상기 복수의 연산부의 개수가 m이고 상기 연산 커패시터의 용량이 C일 때, 상기 분배 커패시터의 용량은 mC인, MAC 연산 장치
|
| 6 |
6
복수의 변수에 대해 가중치를 업데이트하는 곱셈 누적(Multiply-and-Accumulate, MAC) 연산 방법으로서,상기 가중치 중 최하위 비트와 상기 복수의 변수의 곱을 복수의 연산부에 각각 입력으로서 인가하여 복수의 연산 페이즈 중 첫 번째 연산 페이즈를 수행하는 단계,상기 가중치 중 상기 최하위 비트의 다음 비트와 상기 복수의 변수의 곱을 상기 복수의 연산부에 각각 입력으로서 인가하여 상기 복수의 연산 페이즈 중 두 번째 연산 페이즈를 수행하는 단계,상기 가중치 중 최상위 비트와 상기 복수의 변수의 곱을 상기 복수의 연산부에 각각 입력으로서 인가하여 상기 복수의 연산 페이즈 중 마지막 연산 페이즈를 수행하는 단계, 및상기 두 번째 연산 페이즈가 종료된 후 상기 복수의 연산부에 포함된 연산 커패시터와 상기 복수의 연산부에 각각 연결된 분배 커패시터 사이의 노드의 전압을 확인함으로써 상기 복수의 변수와 상기 가중치 간의 MAC 연산의 결과를 결정하는 단계를 포함하는 MAC 연산 방법
|
| 7 |
7
제6항에서,상기 첫 번째 연산 페이즈를 수행하는 단계는,상기 복수의 연산부에 각각 포함된 복수의 스위치 중 제1 연산 스위치의 스위칭을 통해 상기 제1 연산 스위치의 일단에 인가되는 상기 입력을 상기 연산 커패시터에 전달하는 단계,상기 복수의 스위치 중 제2 연산 스위치의 스위칭을 통해 상기 입력에 의해 상기 연산 커패시터에 저장된 전하를 상기 연산 커패시터 및 상기 분배 커패시터에 분배하는 단계를 포함하는, MAC 연산 방법
|
| 8 |
8
제6항에서,상기 가중치가 n비트일 때, 상기 복수의 연산 페이즈는 n회의 연산 페이즈인, MAC 연산 장치
|
| 9 |
9
제6항에서,상기 복수의 연산부의 개수가 m이고 상기 연산 커패시터의 용량이 C일 때, 상기 분배 커패시터의 용량은 mC인, MAC 연산 장치
|
| 10 |
10
복수의 변수에 대해 가중치를 업데이트하는 곱셈 누적(Multiply-and-Accumulate, MAC) 연산 방법으로서,상기 가중치와 상기 복수의 변수 중 제1 변수의 곱을 복수의 연산부 중 제1 연산부에 입력으로서 인가하여 연산 페이즈를 수행하고, 상기 가중치와 상기 복수의 변수 중 제2 변수의 곱을 복수의 연산부 중 제2 연산부에 입력으로서 인가하여 상기 연산 페이즈를 수행하는 단계, 및상기 연산 페이즈가 종료된 후 상기 복수의 연산부에 포함된 연산 커패시터와 상기 복수의 연산부에 각각 연결된 분배 커패시터 사이의 노드의 전압을 확인함으로써 상기 복수의 변수와 상기 가중치 간의 MAC 연산의 결과를 결정하는 단계를 포함하는 MAC 연산 방법
|
| 11 |
11
복수의 변수에 대해 가중치를 업데이트하는 곱셈 누적(Multiply-and-Accumulate, MAC) 연산 방법으로서,상기 가중치 중 최하위 비트와 상기 복수의 변수의 곱을 복수의 연산부에 각각 입력으로서 인가하여 복수의 연산 페이즈 중 첫 번째 연산 페이즈를 수행하는 단계,상기 가중치 중 최상위 비트와 상기 복수의 변수의 곱을 상기 복수의 연산부에 각각 입력으로서 인가하여 상기 복수의 연산 페이즈 중 마지막 연산 페이즈를 수행하는 단계, 및상기 두 번째 연산 페이즈가 종료된 후 상기 복수의 연산부에 포함된 연산 커패시터와 상기 복수의 연산부에 각각 연결된 분배 커패시터 사이의 노드의 전압을 확인함으로써 상기 복수의 변수와 상기 가중치 간의 MAC 연산의 결과를 결정하는 단계를 포함하는 MAC 연산 방법
|
