| 1 |
1
실리콘채널층;상기 실리콘채널층 상에 증착된 게이트산화물;상기 게이트산화물 상에 증착되어 전하가 주입되는 전하저장층;상기 전하저장층 상에 증착되고, 상기 전하저장층 물질의 전자친화도보다 낮은 전자친화도를 갖는 배리어층; 및상기 배리어층의 상부면에 증착되어 게이트 전압이 인가되는 게이트금속층;을 포함하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 2 |
2
제 1항에 있어서, 상기 게이트금속층과 상기 배리어층간 전위장벽 및 상기 배리어층과 상기 전하저장층간 전위장벽의 크기 각각 2eV보다 낮은 장벽을 갖는 것을 특징으로 하는 플로팅 게이트 기반 3단자 아날로그 시냅스 소자
|
| 3 |
3
제 1항에 있어서, 상기 게이트금속층에 음의 전압이 인가되는 경우, 전하가 상기 전하저장층에 주입되고, 상기 게이트금속층에 양의 전압이 인가되는 경우, 전하가 상기 전하저장층으로부터 제거되는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 4 |
4
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자는, 상기 게이트산화물층과 이격되어 상기 실리콘채널층상의 제 1 영역에 형성된 소스 전극을 포함하는 소스; 및 상기 게이트산화물층과 이격되어 상기 실리콘채널층상의 제 2 영역에 형성된 드레인 전극을 포함하는 드레인을 포함하는, 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 5 |
5
제 4항에 있어서,상기 전하저장층의 전하 축적량에 따라 상기 소스-드레인간 전류값이 결정되어 컨덕턴스 변화가 읽혀지는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 6 |
6
제 5 항에 있어서,상기 시냅스 소자의 쓰기 동작 또는 소거 동작의 경우, 상기 소스-드레인 간 채널과 상기 게이트금속층 간의 전위차를 이용하여 상기 게이트금속층으로부터 상기 전하저장층에 전하를 주입 또는 제거하는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 7 |
7
제 5 항에 있어서,상기 시냅스 소자의 읽기 동작의 경우, 상기 게이트금속층을 접지 또는 플로팅 시킨 후에, 소스-드레인간 전압 인가와 상기 읽혀진 컨덕턴스의 변화를 이용, 출력하는 전류를 읽는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 8 |
8
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 실리콘채널층은 격리된 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 9 |
9
제 4항에 있어서, 상기 제 1영역 또는 제 2영역 중 어느 하나의 영역상에는 선택소자가 형성되며, 상기 선택소자는, 전하저장층; 배리어층; 및 소스 또는 드레인 전극을 포함하는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 10 |
10
제 1항 내지 제 3항 중 어느 한 항에 있어서, 상기 게이트산화물은 Si 산화물, Si 질화물, SiOxNy, Hf 산화물, Ta 산화물 중 선택되는 적어도 어느 하나의 물질을 사용하며, 열 산화, CVD, ALD 중 선택되는 적어도 어느 하나의 방식으로 적층되는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 11 |
11
제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 전하저장층은, W 산화물, Mo 산화물, In 산화물, V 산화물, ITO 중 선택되는 적어도 어느 하나를 포함하는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 12 |
12
제 1항 내지 제 3항 중 어느 한 항에 있어서,상기 배리어층은,비정질 실리콘, 수소화 비정질 실리콘, Si 산화물, Ti 산화물, Ta 산화물, Hf 산화물, Si 질화물, SiOxNy, Al 산화물, Zr 산화물, Zn 산화물, Nb 산화물, FTO 중 선택되는 적어도 어느 하나를 포함하는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자
|
| 13 |
13
복수개의 셀을 포함하는 시냅스 소자 어레이로, 제 9항의 상기 시냅스 소자가 어레이 형태로 제조되는 경우, 상기 선택 소자는 역전압에 의해 발생하는 인접한 시냅스 소자의 다른 경로에 의한 전류 흐름을 차단하는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자 어레이
|
| 14 |
14
제 13항에 있어서, 상기 시냅스 소자 어레이의 복수개의 비트 라인에 인가된 입력 전압 펄스가 복수개의 워드 라인에 게이트 단자가 연결된 상기 복수개의 셀 각각을 통과하며, 각 셀에 저장된 컨덕턴스에 의하여 상기 복수개의 비트 라인과 직교하는 복수개의 소스 라인으로 흐르는 전류로 변환되는 것을 특징으로 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자 어레이
|
| 15 |
15
제 14 항에 있어서, 상기 변환된 전류는,상기 복수개의 셀 중 공통 소스 라인에 연결된 셀들을 통과하여 합쳐져, 상기 공통 소스 라인의 출력 전류값이 되어 벡터-행렬 곱 연산이 수행되는 것을 특징으로 하는 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자 어레이
|
