BiCMOS 소자 제조시 일반적인 CMOS와 다결정 폴리 실리콘 자기정렬 바이폴라 트랜지스터를 한 웨이퍼에 동시에 집적하는 기술로서 P웰을 실시하고 산화막 격리 후 게이트 산화막을 성장하며, 다결정실리콘에 의해 바이폴라 트랜지스터의 에미터와 콜렉터 및 CMOS의 소오스/드레인 및 에미터와 콜렉터 역할을 하는 N+ 다결정실리콘의 양 측면을 전기적으로 절연시켜 집적하는 제조방법에 있어서, 질화막을 증착 후 이방성 식각하여 산화막 성장을 위해 실리콘을 건식식각 함으로써 비활성 베이스영역의 폭을 줄이고, CMOS 소자의 베이스 산화막을 성장 후 모든 질화막을 습식식각하며, 바이폴라 트랜지스터의 베이스 직렬저항을 감소시키기 위한 비활성 베이스영역 및 각 접합을 형성한 후 통상의 접촉마스크나 알루미늄 증착공정에 의한 바이폴라나 CMOS 소자와 같은 제조방법에 의해 완성되도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법

제1항에 있어서, 비활성 베이스영역의 폭을 줄이는 방법은 3000Å 정도의 2차 질화막(119)을 저압 증착방법에 의해 증착시킨 후 건식식각방법으로 상기 질화막(119)을 이방성 식각하고나서 산화막 성장을 위해 실리콘을 약 1500Å 정도 건식식각 하도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법

제2항에 있어서, 비활성 베이스영역의 폭을 줄일 때 CMOS 소자의 활성영역 보호를 위해 감광막(120)을 사용하여 상기 CMOS 소자영역을 모두 덮어줌으로써 질화막과 실리콘의 식각을 막도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법

제1항에 있어서, 바이폴라 트랜지스터의 직렬저항을 감소시키는 방법은 3000Å 정도의 다결정실리콘을 증착시킨 후 보론을 열 확산이나 이온 주입방법으로 도우핑시켜 P+ 다결정실리콘영역(122)을 형성한후 이 P+ 다결정실리콘이 바이폴라 트랜지스터의 베이스 부분에만 남도록 P+ 다결정실리콘을 마스크 작업 후 건식식각을 하며, 이어 감광막 제거 후 산화막(123)의 증착과 CMOS 소자의 소오스/드레인 및 에미터 형성을 위한 열처리 과정을 거침으로써 폭이 적은 비활성영역(124) 및 각 접합이 이루어지도록 한 것을 특징으로 하는 복합형 반도체소자의 구조 및 제조방법