실리콘 기판(1)상에 LOCOS나 SWAMI 등의 방법으로 활성화 영역을 정의 하는 단계와, 트랜지스터의 형성한 다음에 비트라인용 폴리 사이드층(10)을 형성하고 에치 정지층인 질화실리콘막(11)을 형성하는 단계와, 트랜지스터의 소오스부분과 저장전극간의 접촉부위(15)을 정의하면서 식각하고 그리드 모양의 산화막(16)을 최소 선폭으로 형성하는 단계와, 폴리실리콘 측벽 전극(17)을 형성하고 액상의 감광막(18)을 도포한 다음 폴리실리콘 측벽전극(17)의 상단부를 식각하는 단계와, 감광막(18)을 제거하고 캐패시터용 유전막(19)와, 플레이트 전극(20)을 형성하는 단계들에 의하여 제조함을 특징으로 하는 폴리실리콘 측벽 전극을 갖는 스택 구조의 D램셀

제 1 항에 있어서, 실리콘 기판(1)상에 LOCOS나 SWAMI 등의 방법으로 활성화 영역을 정의하는 단계와, 트랜지스터를 형성한 다음에 비트라인용 폴리사이드층(10)을 형성하고, 에치 정지층인 질화실리콘막(11)을 형성하는 단계와, 트랜지스터의 소오스 부분과 저장전극간의 접촉부위(15)을 정의하면서 식각하고 그리드모양의 산화막(16)을 최선폭으로 형성하는 단계와, 폴리실리콘 측벽전극(17)을 형성하고 액상의 감광막(18)을 도포한 다음 폴리실리콘 측벽 전극(17)의 상단부를 식각하는 단계와, 감광막(18)을 제거하고 캐패시터용 유전막(19)와, 플레이트전극(20)을 형성하는 단계들에 의하여 제조되도록 한 폴리실리콘 측벽 전극을 갖는 스택 구조의 D램 셀의 제조 방법

제 2 항에 있어서, 산화막(16)을 그리드 모양으로 형성하고, 이를 이용하여 폴리실리콘 측벽전극(17)을 형성한 다음, 감광막(18)을 도포하고 상단부의 폴리실리콘을 에치 백하여 이웃하여 셀과 전기적으로 분리되도록 한 폴리실리콘 측벽 전극을 갖는 스택구조의 D램 셀의 제조방법

제 2 항에 있어서, 또는 제 3 항에 있어서, 전하 저장용 전극을 형성할때 폴리실리콘을 한번 증착함으로써 폴리실리콘 측벽 전극(17)이 형성됨은 물론 트랜지스터의 소오스와의 접촉이 동시에 이루어지도록 한 폴리실리콘 측벽 전극을 갖는 스택구조의 D램 셀의 제조방법