인접하는 축전노드가 상호 포함한 스택구조를 갖는 D램셀의 제조방법에 있어서, P형 실리콘 기판(1)상에 활성영역을 정의하는 공정과, 상기 활성영역을 제외한 부분에 있는 상기 기판(1)에 붕소이온을 주입하여 P+도우핑층(5)을 형성한 다음 그 위에 필드 산화막(4)을 형성하는 공정과, 상기 활성영역에서 제1 및 제2 게이트 전극을 형성하는 공정과, 상기 활성영역에서 상기 제1 및 제2 게이트 전극을 제외한 부분에 불순물 이온을 주입 및 열처리하여 n+도우핑층(1a)인 소오스 및 드레인 영역을 형성하는 공정과, 상기 제1 및 제2 게이트 전극 사이에 비트라인(10)을 형성하는 공정과, 상기 비트라인을 중심으로 걸쳐 있고 아울러 상기 제2 게이트 전극의 방향으로 걸쳐 있는 제1 축전노드(14)를 형성하는 공정과, 상기 비트라인을 중심으로 걸쳐 있고 아울러 상기 제1 게이트 전극의 방향으로 걸쳐 있는 제2 축전노드(20)를 형성하는 공정을 포함하는 것을 특징으로 하는 스택구조의 D램셀의 제조방법

제1항에 있어서, 상기 필드 산화막(4)의 형성공정은 LOCOS 방법 및 SWAMI 방법 중 어느 하나에 의해 수행되는 것을 특징으로 하는 스택구조의 D램셀의 제조방법

제1항에 있어서, 상기 제1 및 제2 게이트 전극은 활성영역의 상기 기판(1) 상에 게이트 산화막(6)을 형성하는 공정과, 상기 상기 게이트 산화막(6)상에 불순물이 도우핑된 다결정 실리콘층(7)을 형성하는 공정과,상기 다결정 실리콘층(7)상에 LTO(8)를 형성하는 공정 및, 상기 게이트 전극의 양측벽에 측벽 스페이서(9)를 형성하는 공정에 의해 형성되는 것을 특징으로 하는 스택구조의 D램셀의 제조방법

제1항에 있어서, 상기 비트라인의 형성은 상기 제1 및 제2 게이트 전극 사이에 비트 라인용 폴리실리콘을 도포하는 공정과, 그 위에 실리사이드층(11) 및 LTO(12)를 순차 형성하는 공정 및, 상기 비트라인의 양측벽에 측벽 스페이서를 형성하는 공정에 의해 이루어진 것을 특징으로 하는 스택구조의 D램셀의 제조방법