| 1 |
1
P형 실리콘 기판(1) 상에 형성된 게이트 구조(6, 7, 7a) 사이에는 트랜지스터의 소오스 및 드레인 영역(10)이 형성되어 있고, 상기 소스/드레인 영역(10) 상에는 대응하는 복수의 저장전극 접촉부위가 형성되어 있는 D램셀에 있어서, 상기 복수의 저장전극 접촉부위중 하나의 접촉부위에 형성되어 있되, 실리콘 산화막(14)을 사이에 두고 상부 및 하부에 형성된 폴리실리콘막(13, 15)과 이 상부 및 하부의 폴리실리콘막(13, 15)을 연결하는 폴리실리콘으로 된 측벽 스페이서(18)를 갖는 제1저장전극(13, 15, 18)과, 상기 접촉부위 중 다른 하나의 접촉부위에 형성되어 있되, 상기 제1저장전극(13, 15, 18) 보다 상대적으로 높게 형성되어 있고, 실리콘 산화막(14)을 사이에 두고 상부 및 하부에 형성된 폴리실리콘막(20, 22)과 이 상부 및 하부의 폴리실리콘막(20, 22)을 연결하는 폴리실리콘으로 된 측벽 스페이서(24)를 가지며, 상기 상부 및 하부의 폴리실리콘막(13, 15)과 부분적으로 중첩되어 있는 제2저장전극(20, 22, 24)과, 상기 제1저장전극(13, 15, 18) 및 제2저장전극(20, 22, 24) 사이에 불순물이 도핑된 폴리실리콘으로 형성된 플레이트 영역(25)을 포함한 것을 특징으로 하는 스택 구조의 D램셀
|
| 2 |
2
P형 실리콘 기판(1)의 상면에 패드산화막(2)과 질화 실리콘막(3)을 차례로 도포한 다음 활성영역 및 비활성 영역을 정의하는 공정과, 상기 비활성영역에 있는 상기 질화실리콘막(3)과 패드산화막(2)를 식각하는 공정과, 상기 비활성 영역에 불순물을 주입하여 P+ 확산층(4)을 형성한 다음 필드산화막(5)을 형성하는 공정과, 상기 남아있는 패드산화막(2)과 질화 실리콘막(3)을 모두 제거한 다음 상기 기판(1) 상에 게이트 산화막(6)과 폴리실리콘막(7) 및 저온 산화막(7a)으로 된 게이트 전극구조(6, 7, 7a)를 형성하는 공정과, 상기 게이트 전극구조 사이에 불순물을 주입하여 트랜지스터의 소오스 및 드레인 영역(10) 및 게이트 영역을 형성하는 공정과, 상기 게이트 영역상에 비트라인용 폴리사이드층(8)과 LTO막(9)을 순차적으로 형성하는 공정과, 상기 게이트 전극구조(6, 7, 7a)와 상기 비트라인(8, 9)를 포함하는 상기기판(1) 표면상에 산화막(17), 실리콘 질화막(11), 실리콘 산화막(12)을 차례로 적층한 다음 접촉부위 마스크를 이용 식각하여 제1저장전극용 접촉부위를 형성하는 공정과, 상기 제1저장전극의 접촉부위를 충진하면서 도포하는 폴리실리콘(13), 실리콘 산화막(14), 폴리실리콘(15) 및 실리콘 산화막(16)을 순차 형성한 다음 제1전극용 마스크를 사용하여 상기 적층구조의 일부를 식각하고 아울러 노출된 상기 폴리실리콘(13), (15)의 측벽에 폴리실리콘 측벽 스페이서(18)를 형성하여 제1저장 전극을 형성하는 공정과, 이어, 실리콘 산화막(19a)을 도포 및 RIE방법으로 식각하여 제2저장전극용 접촉부위를 형성한 다음 폴리실리콘(20), 실리콘 산화막(21), 폴리실리콘(22), 실리콘 산화막(23)을 순차 도포하는 공정과, 제2저장전극용 마스크를 이용하여 적층된 상기층(23), (22), (21), (20)를 차례로 식각한 다음 노출된 상기 폴리실리콘(20), (22)에 폴리실리콘 측벽 스페이서(24)를 형성하여 제2저장전극을 형성하는 공정과, 로우방향으로 저장전극 분리를 위하여 전극분리 마스크를 이용하여 정의한 후 적층구조의 잔여 실리콘 산화막(12), (14), (16), (19), (21), (23)을 습식식각하는 공정과, POCl3로 상기 저장전극을 도우핑한 후 캐패시터 유전체막(25a)을 형성하는 공정과, 이어 습식제거된 상기 실리콘 산화막의 공간에 플레이트 영역(25)을 형성하는 공정을 포함하는 것을 특징으로 하는 스택구조의 D램셀의 제조방법
|
| 3 |
3
제2항에 있어서, 제1저장전극과 제2저장전극을 형성하는 공정에서 폴리실리콘(13, 15), (20, 22)과 실리콘 산화막(14, 16), (21, 23)을 적층하는 공정에서 폴리실리콘과 실리콘 산화막을 한층씩 더 증착하는 공정을 부가하여 도파관이 2개가 겹쳐진 구조가 되도록 한 것을 특징으로 하는 스택구조의 D램셀의 제조방법
|
