| 1 |
1
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크(hard mask)를 순차적으로 형성하는 단계;(b) 상기 마스크 패턴을 마스크로 하여 실리콘을 이방 식각하여 채널이 형성될 실리콘 채널과 소스/드레인이 형성될 실리콘 영역의 패턴을 형성하는 단계;(c) 상기 하부절연막 식각시 식각 정지층 역할을 할 수 있는 추가 마스크를 형성하는 단계;(d) 상기 실리콘 채널 정지층 하부의 하부절연막 식각을 통하여 상기 실리콘 채널의 전면(All-Around)이 노출되도록 형성하는 단계; 및(e) 상기 전면이 노출된 실리콘 채널 주위에 게이트 유전막을 성장시키고 게이트 물질을 증착한 후, 게이트 영역을 형성하여 상기 실리콘 채널의 전면에 게이트가 형성된 전계 효과 트랜지스터를 제작하는 단계;를 포함하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 (d)단계에서의 식각은 습식 식각만을 이용하여 실리콘 채널 하단부의 하부절연막의 등방성 식각을 수행하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 3 |
3
제1항에 있어서, 상기 (d)단계에서의 식각은 건식 식각으로 하부절연막을 1차 이방성 식각을 하고, 습식 식각으로 하부절연막을 2차 등방성 식각을 하여 언더컷 모양의 폭을 최소화시킬 수 있는 실리콘 채널 하단부의 하부절연막의 식각을 수행하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 4 |
4
삭제
|
| 5 |
5
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하는 단계;(b) 상기 마스크 패턴을 마스크로 하여 실리콘을 이방 식각하여 채널이 형성될 실리콘 채널과 소스/드레인이 형성될 실리콘 영역의 패턴을 형성하는 단계;(c) 상기 하부절연막 위의 실리콘 채널의 하단부 식각시 식각 정지층 역할을 할 수 있는 추가 마스크를 형성하는 단계;(d) 상기 실리콘 채널 정지층 하부의 하부절연막 위의 실리콘 채널의 하단부 등방성 플라즈마 식각을 통하여 상기 실리콘 채널의 전면이 노출되도록 형성하는 단계; 및(e) 상기 전면이 노출된 실리콘 채널 주위에 게이트 유전막을 성장시키고 게이트 물질을 증착한 후, 게이트 영역을 형성하여 상기 실리콘 채널의 전면에 게이트가 형성된 전계 효과 트랜지스터를 제작하는 단계;를 포함하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 6 |
6
제5항에 있어서, 상기 (d)단계에서의 등방성 플라즈마 식각은, HBr, O2를 포함하는 가스를 이용하여 리코일(recoil)된 여기 이온을 이용하여 하부절연박 위의 실리콘 채널의 하단부의 등방성 식각을 수행하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 7 |
7
제5항에 있어서, 상기 (d)단계에서의 등방성 플라즈마 식각은, HBr, O2를 포함하는 가스를 이용한 플라즈마 식각으로 하부절연막 위의 실리콘 채널 하단부의 1차 식각을 수행한 후, 습식 식각을 이용하여 실리콘 채널 하단부의 2차 식각을 수행하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 8 |
8
제6항에 있어서, 상기 (d)단계에서의 등방성 플라즈마 식각은, HBr, O2 외의 실리콘과 산화막에 대해 높은 선택비(selectivity)를 갖는 식각 가스를 이용하여 식각을 수행하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 9 |
9
삭제
|
| 10 |
10
(a) 실리콘 기판, 하부절연막, 실리콘 및 하드 마스크를 순차적으로 형성하는 단계;(b) 상기 마스크 패턴을 마스크로 하여 실리콘을 등방성 플라즈마 식각하여 체널, 소스 및 드레인 예정영역을 포함하는 실리콘 구조물 전체의 하부에 언더컷을 형성하는 단계;(c) 상기 실리콘 채널 주위에 게이트 유전막을 성장시키고 게이트 물질을 증착한 후, 게이트 영역을 형성하는 단계; 및(d) 상기 게이트 영역의 잔여 게이트 물질을 식각하기 위하여 등방성 플라즈마 식각을 하여 상기 실리콘 채널의 전면에 게이트가 형성된 전계 효과 트랜지스터를 제작하는 단계;를 포함하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 11 |
11
제10항에 있어서, 상기 (d)단계에서의 식각은, HBr, O2를 포함하는 가스를 이용하여 리코일된 여기 이온으로 등방성 플라즈마 식각을 한 후, 잔여 게이트 물질을 선택적 등방 부분 건식 식각으로 제거하는 것을 특징으로 하는 실리콘 채널 전면에 게이트가 형성된 전계 효과 트랜지스터 제조 방법
|
| 12 |
12
삭제
|
| 13 |
12
삭제
|
