맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

핀펫 구조의 디램 셀 트랜지스터 제조 방법

  • 기술번호 : KST2015112739
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 핀펫 구조의 디램 셀 트랜지스터 제조 방법에 관한 것이다.본 발명에 따른 핀펫 구조의 디램 셀 트랜지스터 방법은 반도체 기판 상에 핀 구조의 액티브 영역과 필드 영역 상에 게이트 산화막을 형성하는 단계, 게이트 산화막 상에 게이트 구조체를 형성하는 단계, 게이트 패턴의 양 측벽에 게이트 스페이서를 형성하는 단계, 기판 전면에 금속을 증착하고 열처리하여 금속 실리사이드 소오스/드레인을 형성하는 단계, 실리사이드 반응이 일어나지 않은 금속을 제거하는 단계를 포함한다.본 발명에 따르면, 문턱전압을 1.0V 이상으로 높게 유지할 수 있을 뿐만 아니라, 게이트 유도 드레인 누설(GIDL)전류의 감소에 의한 리프레시(Refresh) 특성을 향상시키는 효과가 있다.다중 게이트(Multiple Gate), 금속 실리사이드(Metal Silicide), 게이트 유도 드레인 누설(GIDL), 리텐션(Retention)
Int. CL H01L 27/108 (2006.01) H01L 21/336 (2006.01) H01L 21/78 (2006.01)
CPC H01L 27/10826(2013.01) H01L 27/10826(2013.01) H01L 27/10826(2013.01)
출원번호/일자 1020070042524 (2007.05.02)
출원인 한국과학기술원
등록번호/일자 10-0857087-0000 (2008.09.01)
공개번호/일자
공고번호/일자 (20080905) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.05.02)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전 유성구
2 한진우 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.05.02 수리 (Accepted) 1-1-2007-0329391-42
2 선행기술조사의뢰서
Request for Prior Art Search		 2008.04.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.05.14 수리 (Accepted) 9-1-2008-0028815-71
4 의견제출통지서
Notification of reason for refusal		 2008.05.26 발송처리완료 (Completion of Transmission) 9-5-2008-0277919-87
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.07.10 수리 (Accepted) 1-1-2008-0498233-01
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.07.10 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0498263-60
7 등록결정서
Decision to grant		 2008.08.29 발송처리완료 (Completion of Transmission) 9-5-2008-0455152-06
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
(a) 반도체 기판 상에 핀 구조의 액티브 영역과 트랜치 영역을 형성하는 단계;(b) 상기 기판 상에 필드 산화막을 형성하여, 필드 영역을 형성하는 단계;(c) 상기 핀 구조의 액티브 영역과 필드 영역 상에 게이트 산화막을 형성하는 단계;(d) 상기 게이트 산화막 상에 P형 폴리 실리콘을 증착하는 단계;(e) 상기 P형 폴리 실리콘 상에 하드마스크 층을 형성하고, 패터닝 하여 게이트 패턴을 형성하는 단계;(f) 상기 게이트 패턴의 양 측벽 상에 게이트 스페이서를 형성하는 단계;(g) 상기 게이트 스페이서가 형성 된 기판 전면에 금속을 증착하고 열처리하여, 금속 실리사이드 소오스/드레인을 형성하는 단계; 및 (h) 상기 열처리된 기판 상에 실리사이드 반응이 일어나지 않은 상기 금속을 제거하는 단계; 를 포함하는 핀펫 구조의 디램 셀 트랜지스터 제조 방법
2 2
제 1항에 있어서,상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄과 절연층 매몰 실리콘 중 하나를 포함하는, 핀펫 구조의 디램 셀 트랜지스터 제조 방법
3 3
제 1항에 있어서,상기 게이트 산화막은 실리콘 산화막 또는 유전 상수가 4
4 4
제 1항에 있어서, 상기 P형 폴리 실리콘은 인-시츄(In-situ) 증착 공정으로 형성하는, 핀펫 구조의 디램 셀 트랜지스터 제조 방법
5 5
제 1항에 있어서,상기 P형 폴리 실리콘은 후속 금속 실리사이드 공정에 노출되지 않게 상기 게이트 하드 마스크와 상기 게이트 스페이서로 완전히 둘러싸이도록 형성되는, 핀펫 구조의 디램 셀 트랜지스터 제조 방법
6 6
제 1항에 있어서,상기 금속 실리사이드는 탄탈륨 실리사이드(TaSi)막, 타이타늄 실리사이드(TiSi)막, 텅스텐 실리사이드(WSi)막, 니켈 실리사이드(NiWSi)막, 코발트 실리사이드(CoSi)막, 백금 실리사이드(PtSi)막, 어븀 실리사이드(ErSi)막 중 하나를 포함하는, 핀펫 구조의 디램 셀 트랜지스터 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.