맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

커패시터리스 디램 및 그 제조 방법

  • 기술번호 : KST2015117475
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 반도체 메모리 장치에 관한 것으로, 보다 구체적으로는 커패시터가 없는 커패시터리스 디램(capacitorless DRAM) 및 그 제조방법에 관한 것이다.본 발명에 따른 커패시터리스 디램은, 반도체 기판, 반도체 기판상에 형성된 소스, 소스 상에 수직방향으로 형성된 제1 기둥, 제1 기둥 상에 형성된 드레인, 제1 기둥의 측부에 형성된 게이트, 게이트를 반도체 기판, 소스, 제1 기둥 및 드레인과 절연시키는 게이트 절연막, 및 제1 기둥 내부에 형성되고, 소스와 드레인을 연결하는 제2 기둥을 포함하고, 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크다.본 발명에 의해 종래의 커패시터리스 디램보다 증가된 정공 보유시간을 갖는 구조의 커패시터리스 디램이 제공된다.커패시터리스 디램, 기둥, 나노선, 편석, 충돌 이온화
Int. CL H01L 27/108 (2006.01) H01L 21/336 (2006.01) H01L 21/8242 (2006.01)
CPC H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01) H01L 29/7827(2013.01)
출원번호/일자 1020070045116 (2007.05.09)
출원인 한국과학기술원
등록번호/일자 10-0860744-0000 (2008.09.23)
공개번호/일자
공고번호/일자 (20080929) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.05.09)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전 유성구
2 김성호 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.05.09 수리 (Accepted) 1-1-2007-0344957-81
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.12.17 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2008.01.11 수리 (Accepted) 9-1-2008-0000218-89
4 의견제출통지서
Notification of reason for refusal		 2008.03.17 발송처리완료 (Completion of Transmission) 9-5-2008-0148106-93
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.05.14 수리 (Accepted) 1-1-2008-0341666-19
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.05.14 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0341540-76
7 등록결정서
Decision to grant		 2008.09.22 발송처리완료 (Completion of Transmission) 9-5-2008-0487393-86
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 기판;상기 반도체 기판상에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제1 기둥(pillar);상기 제1 기둥 상에 형성된 드레인;상기 제1 기둥의 측부에 형성된 게이트;상기 게이트를 상기 반도체 기판, 상기 소스, 상기 제1 기둥 및 상기 드레인과 절연시키는 게이트 절연막; 및상기 제1 기둥 내부에 형성되고, 상기 소스와 상기 드레인을 연결하는 제2 기둥을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스(capacitorless) 디램(DRAM)
2 2
삭제
3 3
제1항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램
4 4
반도체 기판상에 제1 기둥을 형성하는 단계;상기 제1 기둥 내부에 상기 제1 기둥과 평행한 제2 기둥을 형성하는 단계;상기 반도체 기판 및 상기 제1 기둥 표면에 게이트 절연막을 증착하는 단계;상기 게이트 절연막 상에 게이트 전극을 형성하는 단계; 및상기 제1 기둥의 상부 영역에 불순물을 주입하여 드레인을 형성하는 단계; 및상기 제2 기둥의 하부 영역에 불순물을 주입하여 소스를 형성하는 단계를 포함하며,여기서, 상기 제2 기둥을 형성하는 단계는,상기 제1 기둥 표면에 상기 제2 기둥에 포함되는 물질을 증착하는 단계; 및상기 제2 기둥에 포함되는 물질을 어닐링(annealing)을 통해 상기 제1 기둥 내부로 편석(segregation)시키는 단계를 포함하며,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 큰, 커패시터리스 디램의 제조방법
5 5
제4항에 있어서,상기 제1 기둥에 포함된 물질은 실리콘이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge) 또는 실리콘게르마늄(SiGe)인, 커패시터리스 디램
6 6
삭제
7 7
제4항에 있어서,상기 증착단계는 화학기상증착법(chemical vapor deposition; CVD), 분자빔에피택시(molecular beam epitaxy; MBE) 또는 에피택시(epitaxi)중 한가지 방법을 이용하여 증착하는, 커패시터리스 디램의 제조방법
8 8
반도체 기판;상기 반도체 기판상에 수평방향으로 형성된 제1 기둥;상기 제1 기둥 내부에 상기 제1 기둥과 평행하게 형성된 제2 기둥;상기 반도체 기판 및 상기 제1 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막 표면상에 형성된 게이트; 및상기 제1 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고, 상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스 디램
9 9
삭제
10 10
반도체 기판;상기 반도체 기판상에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제1 물질을 포함하는 기둥;상기 제1 물질을 포함하는 기둥 상에 형성된 제2 물질을 포함하는 층;상기 제2 물질을 포함하는 층 상에 형성된 드레인;상기 제1 물질을 포함하는 기둥의 측부에 형성된 게이트; 및상기 게이트를 상기 소스, 상기 제1 물질을 포함하는 기둥, 상기 제2 물질을 포함하는 층 및 상기 드레인과 절연시키는 게이트 절연막을 포함하고,상기 제1 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 물질의 전자친화도와 에너지밴드갭의 합보다 크고, 상기 제1 물질은 실리콘(Si)이고,상기 제2 물질은 게르마늄(Ge)인, 커패시터리스 디램
11 11
삭제
12 12
제10항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 산화 질화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램
13 13
제1 물질을 포함하는 기판;상기 제1 물질을 포함하는 기판에 형성된 소스;상기 소스 상에 수직방향으로 형성된 제2 물질을 포함하는 기둥;상기 제2 물질을 포함하는 기둥 상에 형성된 제1 물질을 포함하는 층;상기 제1 물질을 포함하는 층 상에 형성된 드레인;상기 제2 물질을 포함하는 기둥의 측부에 형성된 게이트; 및상기 게이트를 상기 소스, 상기 제2 물질을 포함하는 기둥, 상기 제1 물질을 포함하는 층 및 상기 드레인과 절연시키는 게이트 절연막을 포함하고,상기 제1 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 물질의 전자친화도와 에너지밴드갭의 합보다 큰, 커패시터리스 디램
14 14
제13항에 있어서,상기 제1 물질은 실리콘카바이드(SiC)이고,상기 제2 물질은 실리콘(Si)인, 커패시터리스 디램
15 15
제13항에 있어서,상기 게이트 절연막은 실리콘 산화막, 실리콘 질화막, 실리콘 질산화막, 하프늄 산화막(HfO2) 또는 하프늄 질산화막(HfON) 중 하나인, 커패시터리스 디램
16 16
반도체 기판;상기 반도체 기판 상부에 수평방향으로 형성된 제1 기둥;상기 제1 기둥 내부에 상기 제1 기둥과 평행하게 형성된 제2 기둥;상기 제1 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막의 표면상에 형성된 게이트; 및상기 제1 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 제1 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 제2 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 제1 기둥에 포함된 물질은 실리콘(Si)이고,상기 제2 기둥에 포함된 물질은 게르마늄(Ge)인, 커패시터리스 디램
17 17
삭제
18 18
반도체 기판;상기 반도체 기판 상부에 수평방향으로 형성된 기둥;상기 기둥의 표면상에 형성된 게이트 절연막;상기 게이트 절연막의 표면상에 형성된 게이트; 및상기 기둥의 일단 및 타단에 각각 형성된 소스 및 드레인을 포함하고,상기 기둥에 포함된 물질의 전자친화도와 에너지밴드갭의 합이 상기 소스와 드레인에 포함된 물질의 전자친화도와 에너지밴드갭의 합보다 크고,상기 기둥에 포함된 물질은 실리콘이고,상기 소스와 드레인에 포함된 물질은 실리콘카바이드(SiC)인, 커패시터리스 디램
19 19
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.