맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

커패시터리스 디램 및 이의 제조 방법

  • 기술번호 : KST2015113258
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 커패시터리스 디램(capacitorless DRAM) 및 그 제조방법을 개시한다. 본 발명에 따른 커패시터리스 디램은 기판상에 연속하여 형성된 소스, 채널 및 드레인, 상기 채널상에 형성된 게이트 절연막, 상기 게이트 절연막상에 형성된 게이트, 및 상기 채널 내부에 형성된 게르마늄층 또는 게르마늄점을 포함한다. 본 발명에 따른 커패시터리스 디램은 실리콘 기판에 형성된 게르마늄의 연속적인 층 혹은 불연속적인 점이 정공 배리어를(hole barrier) 변화 시켜서 정공(hole)을 효과적으로 모을 수 있기 때문에 정공저장능력이 향상된다. 커패시터리스 디램, 게르마늄 이온 주입, 열처리, 충돌 이온화.
Int. CL H01L 27/108 (2006.01) H01L 29/78 (2006.01) H01L 21/336 (2006.01) H01L 21/8242 (2006.01)
CPC H01L 27/108(2013.01) H01L 27/108(2013.01) H01L 27/108(2013.01)
출원번호/일자 1020080121159 (2008.12.02)
출원인 한국과학기술원
등록번호/일자 10-1048660-0000 (2011.07.06)
공개번호/일자 10-2010-0062502 (2010.06.10) 문서열기
공고번호/일자 (20110714) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.12.02)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 최양규 대한민국 대전 유성구
2 한진우 대한민국 대전 유성구
3 김동현 대한민국 대전 유성구
4 김정우 대한민국 대전광역시 유성구
5 김진수 대한민국 대전광역시 유성구
6 송명호 대한민국 대전광역시 유성구
7 오재섭 대한민국 대전광역시 유성구
8 박윤창 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김성호 대한민국 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.12.02 수리 (Accepted) 1-1-2008-0831274-30
2 의견제출통지서
Notification of reason for refusal		 2010.10.29 발송처리완료 (Completion of Transmission) 9-5-2010-0492687-70
3 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2010.12.13 수리 (Accepted) 1-1-2010-0817547-29
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2010.12.13 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2010-0817548-75
5 등록결정서
Decision to grant		 2011.06.28 발송처리완료 (Completion of Transmission) 9-5-2011-0357732-94
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
7 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판상에 연속하여 형성된 소스, 채널 및 드레인; 상기 채널상에 형성된 게이트 절연막; 상기 게이트 절연막상에 형성된 게이트; 및 상기 채널 내부에 형성된 게르마늄층 또는 게르마늄점을 포함하는 커패시터리스 디램
2 2
제1항에 있어서, 상기 게이트 절연막은 산화 실리콘(silicon oxide), 질화막, 산화 알루미늄(aluminum oxide), 산화 하프늄(hafnium oxide), 산화질화 하프늄(Hafnium Oxynitride), 산화 아연(zinc oxide) 또는 이들의 임의의 조합 중 어느 하나로 이루어지는, 커패시터리스 디램
3 3
제1항에 있어서, 상기 게이트층은 알루미늄(Al), 몰리브덴(Mo), 마그네슘(Mg), 크롬(Cr), 팔라듐(Pd), 금(Au), 백금(Pt), 타이타늄(Ti) 또는 이들의 임의의 조합 중 어느 하나로 이루어지는, 커패시터리스 디램
4 4
제1항에 있어서, 상기 게이트는 FinFET 구조 게이트인, 커패시터리스 디램
5 5
(a) 실리콘 기판상에 감광막을 형성하고 상기 감광막의 일부를 패터닝하여 상기 실리콘 기판을 노출시키는 단계; (b) 상기 노출된 실리콘 기판의 내부에 게르마늄을 이온 주입(ion implantation)하는 단계; (c) 열처리(annealing)를 통해 상기 게르마늄이 상기 실리콘 기판 내부로 주입되도록 하여 상기 실리콘 기판 내부에 게르마늄층 또는 게르마늄점을 형성하는 단계; (d) 상기 감광막을 제거하고, 상기 실리콘 기판상에 게이트 절연막 및 게이트층을 순차적으로 적층하는 단계; (e) 상기 게이트 절연막 및 게이트층을 패터닝(patterning)하여 게이트 전극을 형성하는 단계; (f) 상기 게이트층과 상기 게이트층에 의해 덮이지 않은 상기 실리콘 기판에 n-형(원자 주기율표 5족) 또는 p-형 불순물(원자 주기율표 3족) 이온을 주입하여 도핑된 게이트층과 소스 및 드레인을 형성하는 단계; 및 (g) 열처리를 통하여 상기 n-형 또는 p-형 불순물 이온을 활성화시키는 단계; 를 포함하는 커패시터리스 디램의 제조 방법
6 6
제5항에 있어서, 상기 (b) 단계에서, 이온 주입법을 이용하여 상기 실리콘 기판에 상기 게르마늄을 주입하는, 커패시터리스 디램의 제조 방법
7 7
(a) 실리콘 기판상에 직육면체 형상의 실리콘 기둥을 형성하는 단계; (b) 상기 실리콘 기둥의 양 단부로부터 중앙부 방향으로 일정 길이만큼의 영역을 감싸도록 감광막을 형성하는 단계; (c) 상기 실리콘 기둥 중 상기 감광막으로 감싸지지 않은 영역에 게르마늄을 이온 주입하는 단계; (d) 열처리를 통해 상기 게르마늄이 상기 실리콘 기둥 내부로 주입되도록 하여 상기 실리콘 기둥 내부에 게르마늄층 또는 게르마늄점을 형성하는 단계; (e) 상기 감광막을 제거하고, 상기 실리콘 기판 및 상기 실리콘 기둥 표면에 게이트 절연막을 형성하고, 상기 게이트 절연막 상에 게이트층을 형성하는 단계; (f) 상기 게이트 절연막 및 상기 게이트층을 패터닝하여 상기 실리콘 기둥의 양 단부의 일정 부분을 노출시키는 단계; 및 (g) 상기 노출된 실리콘 기둥에 n-형(원자 주기율표 5족) 또는 p-형 불순물(원자 주기율표 3족) 이온을 주입하여 소스 및 드레인을 형성하는 단계; 를 포함하는 커패시터리스 디램의 제조 방법
8 8
제7항에 있어서, 상기 (c) 단계에서, 이온 주입법을 이용하여 상기 실리콘 기둥에 상기 게르마늄을 주입하는, 커패시터리스 디램의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.