| 1 |
1
복수의 제1 물리 큐빗들을 포함하는 제1 양자 칩;복수의 제2 물리 큐빗들을 포함하는 제2 양자 칩; 및상기 제1 양자 칩 및 상기 제2 양자 칩을 관리하도록 구성된 관리 장치를 포함하고,상기 관리 장치는:상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들의 물리 채널들에 대한 정보를 포함하는 물리 큐빗 맵핑을 관리하도록 구성된 물리 큐빗 계층;상기 물리 큐빗 맵핑을 기반으로 상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들에 대응하는 복수의 추상 큐빗들 및 상기 복수의 추상 큐빗들 사이의 추상 채널들에 대한 정보를 포함하는 추상 큐빗 맵핑을 관리하도록 구성된 추상 큐빗 계층;상기 추상 큐빗 맵핑을 기반으로, 상기 복수의 추상 큐빗들을 복수의 논리 큐빗들로 분할하고, 상기 복수의 논리 큐빗들 사이의 논리 채널들에 대한 정보를 포함하는 논리 큐빗 맵핑을 관리하도록 구성된 논리 큐빗 계층; 및상기 논리 큐빗 맵핑을 기반으로 양자 응용 프로그램으로부터 수신된 큐빗 요청에 대응하는 적어도 하나의 논리 큐빗을 할당하도록 구성된 응용 큐빗 계층을 포함하는 양자 컴퓨팅 시스템
|
| 2 |
2
제 1 항에 있어서,상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들은 서로 다른 물리적 특성을 갖고,상기 물리적 특성은 결맞음 시간, 에러율, 게이트 연산 시간, 큐빗 사이의 연결성, 및 큐빗들 사이의 양자 정보 통신 수행 시간 중 적어도 하나를 포함하는 양자 컴퓨팅 시스템
|
| 3 |
3
제 1 항에 있어서,상기 물리 큐빗 맵핑의 상기 물리 채널들은 상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들 사이의 불규칙적 연결성을 갖는 양자 컴퓨팅 시스템
|
| 4 |
4
제 3 항에 있어서,상기 물리 큐빗 맵핑은 상기 제1 양자 칩 및 상기 제2 양자 칩 사이의 장치 채널에 대한 정보를 더 포함하는 양자 컴퓨팅 시스템
|
| 5 |
5
제 3 항에 있어서,상기 추상 큐빗 맵핑의 상기 추상 채널들은 상기 복수의 추상 큐빗들 사이의 규칙적인 연결성을 갖는 양자 컴퓨팅 시스템
|
| 6 |
6
제 1 항에 있어서,상기 추상 큐빗 계층은 상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들에 대하여, 충실도(fidelity)를 측정하고, 상기 복수의 제1 물리 큐빗들 및 상기 복수의 제2 물리 큐빗들 중 기준치 이상의 충실도를 갖는 물리 큐빗들을 상기 복수의 추상 큐빗들로 대응시키는 양자 컴퓨팅 시스템
|
| 7 |
7
제 1 항에 있어서,상기 추상 큐빗 맵핑의 상기 추상 채널들은 상기 복수의 추상 큐빗들과 대응하는 물리 큐빗들 사이의 스왑 연산을 포함하는 양자 컴퓨팅 시스템
|
| 8 |
8
제 1 항에 있어서,상기 논리 큐빗 맵핑은 양자 에러 정정 코드를 기반으로 상기 복수의 추상 큐빗들을 상기 복수의 논리 큐빗들로 분할하는 양자 컴퓨팅 시스템
|
| 9 |
9
제 8 항에 있어서,상기 복수의 논리 큐빗들 중 하나에 포함된 추상 큐빗들의 개수는 상기 양자 에러 정정 코드의 타입을 기반으로 결정되는 양자 컴퓨팅 시스템
|
| 10 |
10
제 9 항에 있어서,상기 논리 큐빗 계층은, 상기 복수의 추상 큐빗들의 개수, 상기 복수의 논리 큐빗들의 개수, 및 상기 복수의 논리 큐빗들 각각의 에러율을 기반으로 상기 양자 에러 정정 코드의 타입을 결정하는 양자 컴퓨팅 시스템
|
| 11 |
11
제 1 항에 있어서,상기 제1 양자 칩을 제어하도록 구성된 제1 제어기; 및상기 제2 양자 칩을 제어하도록 구성된 제2 제어기를 더 포함하는 양자 컴퓨팅 시스템
|
| 12 |
12
제 1 항에 있어서,상기 제1 양자 칩 및 상기 제2 양자 칩을 제어하도록 구성된 제1 제어기를 더 포함하는 양자 컴퓨팅 시스템
|
| 13 |
13
제 1 항에 있어서,상기 관리 장치는:상기 물리 큐빗 계층, 상기 추상 큐빗 계층, 상기 논리 큐빗 계층, 및 상기 응용 큐빗 계층에 대한 프로그램 코드를 저장하도록 구성된 메모리;상기 메모리에 저장된 상기 프로그램 코드를 실행하도록 구성된 중앙 처리 유닛; 및상기 제1 양자 칩 및 상기 제2 양자 칩과의 통신을 제공하도록 구성된 인터페이스 장치를 포함하는 양자 컴퓨팅 시스템
|
| 14 |
14
복수의 양자 칩들을 포함하는 양자 컴퓨팅 시스템의 동작 방법에 있어서,상기 복수의 양자 칩들의 물리적 구조를 기반으로, 상기 복수의 양자 칩들에 포함된 복수의 물리 큐빗들 및 상기 복수의 물리 큐빗들 사이의 물리 채널들에 대한 정보를 포함하는 물리 큐빗 맵핑을 생성하는 단계;상기 물리 큐빗 맵핑을 기반으로 상기 복수의 물리 큐빗들에 대응하는 복수의 추상 큐빗들 및 상기 복수의 추상 큐빗들 사이의 추상 채널들에 대한 정보를 포함하는 추상 큐빗 맵핑을 생성하는 단계; 및상기 추상 큐빗 맵핑을 기반으로 상기 복수의 추상 큐빗들을 복수의 논리 큐빗들로 분할하고, 상기 복수의 논리 큐빗들 및 상기 복수의 논리 큐빗들 사이의 논리 채널들에 대한 정보를 포함하는 논리 큐빗 맵핑을 생성하는 단계를 포함하고,상기 물리 큐빗 맵핑의 상기 물리 채널들은 상기 복수의 물리 큐빗들 사이의 불규칙적인 연결성을 갖고,상기 추상 큐빗 맵핑의 상기 추상 채널들은 상기 복수의 추상 큐빗들 사이의 규칙적인 연결성을 갖는 동작 방법
|
| 15 |
15
제 14 항에 있어서,양자 응용 프로그램으로부터, 큐빗 요청을 수신하는 단계;상기 논리 큐빗 맵핑을 기반으로, 상기 복수의 논리 큐빗들 중 상기 큐빗 요청에 대응하는 논리 큐빗들을 할당하는 단계;상기 추상 큐빗 맵핑을 기반으로, 상기 복수의 추상 큐빗들 중 상기 할당된 논리 큐빗들에 대응하는 추상 큐빗들을 할당하는 단계;상기 물리 큐빗 맵핑을 기반으로, 상기 복수의 물리 큐빗들 중 상기 할당된 추상 큐빗들에 대응하는 물리 큐빗들을 할당하는 단계; 및상기 할당된 물리 큐빗들을 사용하여, 상기 큐빗 요청에 대응하는 연산을 수행하는 단계를 더 포함하는 동작 방법
|
| 16 |
16
제 14 항에 있어서,상기 복수의 양자 칩들 각각은 서로 다른 타입을 갖는 동작 방법
|
