맞춤기술찾기

이전대상기술

캐패시터 및 그 제조방법

  • 기술번호 : KST2015101275
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 캐패시터 및 그 제조방법에 관한 것으로, 메모리 소자를 구성하는 캐패시터에 있어서, 나노미터 혹은 마이크로미터의 지름을 가지는 전도성 와이어를 이용하고 상기 전도성 와이어 상에 유전층을 형성함으로써 획기적으로 증가된 충전용량을 가진 초고밀도 메모리 소자의 구현이 가능한 캐패시터 및 그 제조방법을 개시한다. 메모리 소자, 캐패시턴스, 전도성 와이어
Int. CL H01L 27/108 (2011.01) B82Y 10/00 (2011.01)
CPC H01L 28/82(2013.01)
출원번호/일자 1020020074016 (2002.11.26)
출원인 한국전자통신연구원
등록번호/일자 10-0489800-0000 (2005.05.06)
공개번호/일자 10-2004-0046177 (2004.06.05) 문서열기
공고번호/일자 (20050516) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2002.11.26)
심사청구항수 16

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이용의 대한민국 서울특별시강동구
2 강승열 대한민국 대전광역시유성구
3 안성덕 대한민국 대전광역시유성구
4 서경수 대한민국 대전광역시유성구
5 이원재 대한민국 대전광역시유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 신영무 대한민국 서울특별시 강남구 영동대로 ***(대치동) KT&G타워 *층(에스앤엘파트너스)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2002.11.26 수리 (Accepted) 1-1-2002-0391320-26
2 선행기술조사의뢰서
Request for Prior Art Search
2004.09.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2004.10.18 수리 (Accepted) 9-1-2004-0061689-84
4 의견제출통지서
Notification of reason for refusal
2004.11.29 발송처리완료 (Completion of Transmission) 9-5-2004-0505178-40
5 의견서
Written Opinion
2005.01.28 수리 (Accepted) 1-1-2005-0052943-57
6 명세서 등 보정서
Amendment to Description, etc.
2005.01.28 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2005-0052942-12
7 등록결정서
Decision to grant
2005.05.02 발송처리완료 (Completion of Transmission) 9-5-2005-0205476-27
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
삭제
2 2
기판 상에 형성된 제1 전극층; 상기 제1 전극층 상에 기둥 형태로 형성된 적어도 하나의 전도성 와이어; 상기 전도성 와이어를 덮도록 형성된 유전층; 및 상기 유전층 상에 형성된 제2 전극층을 포함하는 것을 특징으로 하는 캐패시터
3 3
제 2 항에 있어서, 상기 전도성 와이어는 서로 독립적으로 분리되어 형성된 것을 특징으로 하는 캐패시터
4 4
제 2 항에 있어서, 상기 전도성 와이어는 지름이 5nm 내지 10㎛이고, 높이가 5nm 내지 100㎛인 것을 특징으로 하는 캐패시터
5 5
제 2 항에 있어서, 상기 전도성 와이어는 금속 도전성 재료 또는 투명 도전성 재료로 형성된 것을 특징으로 하는 캐패시터
6 6
제 2 항에 있어서, 상기 유전층은 유전상수가 2 내지 1000인 유전재료로 형성된 것을 특징으로 하는 캐패시터
7 7
제 2 항에 있어서, 상기 유전층은 SiO2, Si3N4, Al2O3, ZrO2, HfO2, Ta2O5, TiO2, SrTiO3, BST, BaTiO3, Pb(Zr,Ti)O3, (Pb,La)(Zr,Ti)O3, (Pb,La)TiO3, SrBi2Ta2O9 또는 (Bi,La)4Ti3O12로 형성되거나, 이들 중 적어도 어느 하나의 조합을 통한 다층막으로 형성된 것을 특징으로 하는 캐패시터
8 8
제 2 항에 있어서, 상기 기판과 상기 제1 전극층 간의 부착력을 높이기 위하여 이 들 사이에 적어도 하나의 삽입층을 더 포함하는 것을 특징으로 하는 캐패시터
9 9
(a) 기판 상에 제1 전극층을 증착하는 단계; (b) 상기 제1 전극층 상에 템플릿층을 증착하는 단계; (c) 상기 제1 전극층의 일부가 노출되도록 상기 템플릿층에 다수의 채널을 실린더 형태로 형성하는 단계; (d) 상기 채널을 매립한 후 상기 템플릿층을 제거하여 기둥 형태의 전도성 와이어를 형성하는 단계; (e) 전체 구조 상부에 유전층을 증착하는 단계; 및 (f) 상기 유전층 상에 제2 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 캐패시터 제조방법
10 10
제 9 항에 있어서, 상기 (b)단계와 상기 (c)단계 사이에 전기적화학적처리방식으로 양극산화처리를 실시하여 상기 템플릿층의 배열을 규칙적 또는 불규칙적으로 변환시키는 단계를 더 포함하는 것을 특징으로 하는 캐패시터 제조방법
11 11
삭제
12 12
제 9 항에 있어서, 상기 전도성 와이어는 물리적 기상증착방식, 화학적 기상증착방식, 전기도금방식 또는 무전해도금방식을 이용하여 형성하는 것을 특징으로 하는 캐패시터 제조방법
13 13
제 9 항에 있어서, 상기 전도성 와이어는 금속 도전성 재료 또는 투명 전도성 재료를 이용하여 지름이 5nm 내지 10㎛이고, 높이가 5nm 내지 100㎛이 되도록 형성하는 것을 특징으로 하는 캐패시터 제조방법
14 14
제 9 항에 있어서, 상기 유전층은 상기 유전층은 SiO2, Si3N4, Al2O3, ZrO2, HfO2, Ta2O5, TiO2, SrTiO3, BST, BaTiO3, Pb(Zr,Ti)O3, (Pb,La)(Zr,Ti)O3, (Pb,La)TiO3, SrBi2Ta2O9 또는 (Bi,La)4Ti3O12로 형성되거나, 이들 중 적어도 어느 하나의 조합을 통한 다층막으로 형성된 것을 특징으로 하는 캐패시터 제조방법
15 15
제 9 항에 있어서, 상기 (a)단계에서 상기 기판 상에 상기 제1 전극층을 증착하기 전에, 상기 기판과 상기 제1 전극층 사이의 부착력을 높이기 위하여 상기 기판과 상기 제1 전극층 사이에 적어도 하나의 삽입층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 캐패시터의 제조방법
16 16
제 9 항에 있어서, 상기 제2 전극층은 인접하게 형성된 상기 전도성 와이어들 사이를 완전히 매립하고, 상부 표면이 평탄화되도록 형성되는 것을 특징으로 하는 캐패시터의 제조방법
17 17
제 9 항에 있어서, 상기 템플릿층은 10nm 내지 100㎛의 두께로 형성되는 것을 특징으로 하는 캐패시터 제조방법
18 18
제 9 항에 있어서, 상기 템플릿층은 'Al'을 이용하여 형성하거나, 상기 'Al'과, 'Cu' 및 'Nd' 중 적어도 어느 하나가 혼합된 물질을 이용하여 형성하는 것을 특징으로 하는 캐패시터 제조방법
19 18
제 9 항에 있어서, 상기 템플릿층은 'Al'을 이용하여 형성하거나, 상기 'Al'과, 'Cu' 및 'Nd' 중 적어도 어느 하나가 혼합된 물질을 이용하여 형성하는 것을 특징으로 하는 캐패시터 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.