| 1 |
1
컴퓨팅 장치의 동작 방법에 있어서:큐빗 노드들을 포함하는 양자칩의 정보를 획득하는 단계;상기 양자칩의 정보에 기반하여, 상기 양자칩의 인접한 큐빗 노드들 사이의 제1 2-큐빗 양자 게이트 수행 비용들을 계산하는 단계; 그리고상기 제1 2-큐빗 양자 게이트 수행 비용들에 기반하여, 상기 양자칩의 상기 큐빗 노드들 사이의 제2 2-큐빗 양자 게이트 수행 비용들을 계산하는 단계를 포함하는 동작 방법
|
| 2 |
2
제1항에 있어서,상기 2-큐빗 양자 게이트 수행 비용들은 정확도(fidelity)의 감쇠 또는 이동 시간을 포함하는 동작 방법
|
| 3 |
3
제1항에 있어서,상기 제2 2-큐빗 양자 게이트 수행 비용들을 계산하는 단계는 플로이드-워셜(Floyd-Warshall) 알고리즘에 기반하는 동작 방법
|
| 4 |
4
제1항에 있어서,상기 제2 2-큐빗 양자 게이트 수행 비용들은 상기 큐빗 노드들의 각각이 다른 큐빗 노드들로 각각 이동할 때의 이동 비용들을 포함하는 동작 방법
|
| 5 |
5
제1항에 있어서,양자 알고리즘의 큐빗들과 상기 양자 칩의 큐빗 노드들을 매핑하는 단계; 그리고상기 제2 2-큐빗 양자 게이트 수행 비용들에 기반하여 후보 양자 회로들을 합성하는 단계를 더 포함하는 동작 방법
|
| 6 |
6
제5항에 있어서,상기 후보 양자 회로들을 합성하는 단계는 제1 후보 양자 회로를 생성하는 단계를 포함하고,상기 제1 후보 양자 회로를 생성하는 단계는:상기 양자 알고리즘의 양자 게이트들의 방향성 있는 비순환 그래프(Directed Acyclic Graph)를 생성하는 단계;상기 방향성 있는 비순환 그래프의 선두 계층을 선택하는 단계; 그리고상기 선두 계층의 양자 게이트들 중 1-큐빗 게이트를 상기 제1 후보 양자 회로에 추가하는 단계를 포함하는 동작 방법
|
| 7 |
7
제6항에 있어서,상기 제1 후보 양자 회로를 생성하는 단계는:상기 제1 후보 양자 회로에 추가되는 상기 1-큐빗 게이트를 상기 방향성 있는 비순환 그래프로부터 제거하는 단계; 그리고상기 1-큐빗 게이트에 종속하는 다음 양자 게이트를 상기 선두 계층에 추가하는 단계를 더 포함하는 동작 방법
|
| 8 |
8
제6항에 있어서,상기 제1 후보 양자 회로를 생성하는 단계는:상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들이 서로 인접하고 그리고 최소 2-큐빗 양자 게이트 수행 비용을 가지면, 상기 2-큐빗 양자 게이트를 상기 제1 후보 양자 회로에 추가하는 단계를 더 포함하는 동작 방법
|
| 9 |
9
제6항에 있어서,상기 제1 후보 양자 회로를 생성하는 단계는:상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들이 서로 인접하고 그리고 최소 2-큐빗 양자 게이트 수행 비용을 갖지 않으면, 상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들과 연관된 스왑 후보 게이트들을 추가하는 단계를 더 포함하는 동작 방법
|
| 10 |
10
제9항에 있어서,상기 연관된 스왑 후보 게이트들은 상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 제1 큐빗 노드 및 제2 큐빗 노드 중에서 상기 제1 큐빗 노드의 큐빗을 상기 제2 큐빗 노드와 인접한 다른 큐빗들로 각각 이동시키는 동작 방법
|
| 11 |
11
제9항에 있어서,상기 제1 후보 양자 회로를 생성하는 단계는:상기 연관된 스왑 후보 게이트들 중 상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들이 서로 인접하고 그리고 최소 2-큐빗 양자 게이트 수행 비용을 갖게 하는 스왑 게이트 및 상기 선두 계층의 2-큐빗 양자 게이트를 상기 제1 후보 양자 회로에 추가하는 단계를 더 포함하는 동작 방법
|
| 12 |
12
제6항에 있어서,상기 제1 후보 양자 회로를 생성하는 단계는:상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들이 서로 인접하지 않으면, 상기 선두 계층의 2-큐빗 양자 게이트의 입력들에 대응하는 큐빗 노드들과 연관된 스왑 후보 게이트들을 추가하는 단계를 더 포함하는 동작 방법
|
| 13 |
13
제5항에 있어서,상기 후보 양자 회로들의 성능들을 측정하는 단계; 그리고상기 후보 양자 회로들 중 가장 높은 성능을 갖는 후보 양자 회로를 양자 회로로 확정하는 단계를 더 포함하는 동작 방법
|
| 14 |
14
제13항에 있어서,상기 후보 양자 회로들의 성능들을 측정하는 단계는 제1 후보 양자 회로의 성능을 측정하는 단계를 포함하고,상기 제1 후보 양자 회로의 성능을 측정하는 단계는:상기 제1 후보 양자 회로의 입력들 및 출력들 사이의 정확도의 감쇠들을 측정하는 단계; 그리고가장 큰 정확도의 감쇠를 상기 제1 후보 양자 회로의 성능으로 선택하는 단계를 포함하는 동작 방법
|
| 15 |
15
제13항에 있어서,상기 후보 양자 회로들의 성능들을 측정하는 단계는 제1 후보 양자 회로의 성능을 측정하는 단계를 포함하고,상기 제1 후보 양자 회로의 성능을 측정하는 단계는:상기 제1 후보 양자 회로의 입력들 및 출력들 사이의 시간의 경과들을 측정하는 단계; 그리고가장 긴 시간의 경과를 상기 제1 후보 양자 회로의 성능으로 선택하는 단계를 포함하는 동작 방법
|
| 16 |
16
큐빗 노드들을 포함하는 양자칩의 정보에 기반하여 상기 큐빗 노드들 사이의 2-큐빗 양자 게이트 수행 비용들을 계산하는 비용 계산부; 그리고상기 2-큐빗 양자 게이트 수행 비용들 및 양자 알고리즘에 기반하여 양자 회로를 합성은 회로 합성부를 포함하고,상기 2-큐빗 양자 게이트 수행 비용들은 상기 큐빗 노드들의 각각이 다른 큐빗 노드들로 각각 이동할 때의 정확도의 감쇠 또는 이동 시간을 포함하는 컴퓨팅 장치
|
| 17 |
17
제16항에 있어서,상기 회로 합성부는 상기 양자 알고리즘의 큐빗들과 상기 큐빗 노드들 사이의 매핑을 변경하며 둘 이상의 후보 양자 회로들을 생성하고, 그리고 상기 둘 이상의 후보 양자 회로들 중 더 높은 성능을 갖는 후보 양자 회로를 상기 양자 회로로 확정하는 컴퓨팅 장치
|
| 18 |
18
제17항에 있어서,상기 회로 합성부는 상기 2-큐빗 양자 게이트 수행 비용들에 기반하여 상기 후보 양자 회로들에 스왑 게이트들을 추가하여, 상기 후보 양자 회로들이 상기 양자칩에서 실행 가능하도록 합성하는 컴퓨팅 장치
|
