| 1 |
1
사용자 입력 알고리즘 및 연산을 제어하기 위한 정보를 포함하는 입력 데이터에 기반하여 양자점 큐빗에 기반한 양자컴퓨팅 연산을 수행하는 양자컴퓨팅 시스템에 있어서,상기 사용자 입력 알고리즘을 게이트 기반의 변환 알고리즘으로 변환하는 입력 처리부;상기 변환 알고리즘에 대응하는 등가회로를 생성하는 알고리즘 분해부;상기 등가회로를 구성하는 큐빗들을 재배치하여 수정 등가회로를 생성하는 맵핑부;상기 수정 등가회로를 제어하기 위한 구동 신호를 생성하는 구동 신호 생성부;상기 수정 등가회로에 대해 상기 구동 신호를 인가하여 상기 양자컴퓨팅 연산을 수행하고 컴퓨팅 데이터를 생성하는 컴퓨팅 수행부; 및상기 컴퓨팅 데이터를 논리 데이터로 변환하여 결과 데이터로서 출력하는 출력부를 포함하는 시스템
|
| 2 |
2
제 1 항에 있어서,상기 사용자 입력 알고리즘은 양자 어셈블리어에 기반하여 게이트 단위로 프로그래밍되는 시스템
|
| 3 |
3
제 1 항에 있어서,상기 알고리즘 분해부는 상기 입력 데이터에 포함된 게이트 구성 정보에 기반하여 상기 등가회로를 생성하고,상기 게이트 구성 정보는 상기 사용자 입력 알고리즘에 대응하는 게이트들에 관한 정보 및 양자점 큐빗에 기반한 연산이 수행될 수 있는 게이트들에 관한 정보를 포함하는 시스템
|
| 4 |
4
제 3 항에 있어서,상기 변환 알고리즘(MALG)은 입력 회로로서 1큐빗 게이트 또는 다중 큐빗 게이트를 포함하고,상기 알고리즘 분해부는 상기 입력 회로가 포함하는 1큐빗 게이트를 복수의 1큐빗 게이트들로 분해하고, 상기 입력 회로가 포함하는 다중 큐빗 게이트를 1큐빗 게이트 또는 2큐빗 게이트로 분해하는 시스템
|
| 5 |
5
제 4 항에 있어서,상기 1큐빗 게이트는 S 게이트, T 게이트, Rx 게이트, Ry 게이트, Rz 게이트를 포함하고, 상기 다중 큐빗 게이트는 CNOT 게이트, SWAP 게이트, 토폴리(Toffoli) 게이트, C-Phase 게이트, Controlled-Z 게이트를 포함하는 시스템
|
| 6 |
6
제 1 항에 있어서,상기 양자회로 맵핑부는 상기 입력 데이터에 포함된 제어 구조 및 특성 정보에 기반하여 상기 수정 등가회로를 생성하고,상기 제어 구조 및 특성 정보는 연산이 가능한 양자 게이트의 연결 구조, 양자점 큐빗의 결맞음 시간, 양자 게이트의 연산 시간 및 정확도를 포함하는 시스템
|
| 7 |
7
제 6 항에 있어서,상기 양자회로 맵핑부는 상기 큐빗들 각각의 연산 속도 및 정확도에 따라 상기 큐빗들을 재배치하는 시스템
|
| 8 |
8
제 1 항에 있어서,상기 구동 신호는 상기 수정 등가회로의 각 양자점에 인가될 수 있는 양자 게이트 신호인 시스템
|
| 9 |
9
제 8 항에 있어서,상기 구동 신호는 상기 수정 등가회로의 큐빗이 포함하는 복수의 게이트들을 동시에 제어하여 상기 수정 등가회로의 동작과 관련된 오류 상쇄를 수행하고, 상기 수정 등가회로에서 스핀 및 전하에 따른 오류가 적은 지점을 탐색하여 외부 노이즈 감쇄를 수행하는 시스템
|
| 10 |
10
제 1 항에 있어서,상기 컴퓨팅 수행부는 상기 시스템으로 양자 게이트를 인가하는 양자점 큐빗 제어기로 상기 수정 등가회로 및 상기 구동 신호와 관련된 정보를 제공하여 상기 수정 등가회로로 상기 구동 신호가 인가되도록 하는 시스템
|
| 11 |
11
제 1 항에 있어서,상기 결과 출력부는 사전에 정의된 논리 신호 정보에 기반하여 상기 컴퓨팅 데이터를 논리 데이터로 변환하고,상기 결과 데이터는 상기 양자컴퓨팅 연산의 정확도, 상기 양자컴퓨팅 연산의 속도, 상기 양자컴퓨팅 연산 결과가 오차범위 이내에 있는지 여부를 더 포함하는 시스템
|
| 12 |
12
사용자 입력 알고리즘 및 연산을 제어하기 위한 정보를 포함하는 입력 데이터에 기반하여 양자점 큐빗에 기반한 양자컴퓨팅 연산을 수행하는 양자컴퓨팅 시스템의 동작 방법에 있어서,상기 사용자 입력 알고리즘을 게이트 기반의 변환 알고리즘으로 변환하는 단계;상기 변환 알고리즘에 대응하는 등가회로를 생성하는 단계;상기 등가회로를 구성하는 큐빗들을 재배치하여 수정 등가회로를 생성하는 단계;상기 수정 등가회로를 제어하기 위한 구동 신호를 생성하는 단계;상기 수정 등가회로에 대해 상기 구동 신호를 인가하여 상기 양자컴퓨팅 연산을 수행하고 컴퓨팅 데이터를 생성하는 단계; 및상기 컴퓨팅 데이터를 논리 데이터로 변환하여 결과 데이터로서 출력하는 단계를 포함하는 방법
|
| 13 |
13
제 12 항에 있어서,상기 등가회로를 생성하는 단계는 상기 입력 데이터에 포함된 게이트 구성 정보에 기반하여 상기 등가회로를 생성하는 단계를 포함하고,상기 게이트 구성 정보는 상기 사용자 입력 알고리즘에 대응하는 게이트들에 관한 정보 및 양자점 큐빗에 기반한 연산이 수행될 수 있는 게이트들에 관한 정보를 포함하는 방법
|
| 14 |
14
제 12 항에 있어서,상기 수정 등가회로를 생성하는 단계는 상기 입력 데이터에 포함된 제어 구조 및 특성 정보에 기반하여 상기 수정 등가회로를 생성하는 단계를 포함하고,상기 제어 구조 및 특성 정보는 연산이 가능한 양자 게이트의 연결 구조, 양자점 큐빗의 결맞음 시간, 양자 게이트의 연산 시간 및 정확도를 포함하는 방법
|
| 15 |
15
제 14 항에 있어서,상기 제어 구조 및 특성 정보에 기반하여 수정 등가회로를 생성하는 단계는 상기 큐빗들 각각의 연산 속도 및 정확도에 따라 상기 큐빗들을 재배치하는 단계를 포함하는 방법
|
| 16 |
16
제 12 항에 있어서,상기 구동 신호는 상기 수정 등가회로의 각 양자점에 인가될 수 있는 양자 게이트 신호이고,상기 수정 등가회로의 큐빗이 포함하는 복수의 게이트들을 동시에 제어하여 상기 수정 등가회로의 동작과 관련된 오류 상쇄를 수행하는 단계; 및상기 수정 등가회로에서 스핀 및 전하에 따른 오류가 적은 지점을 탐색하여 외부 노이즈 감쇄를 수행하는 단계를 더 포함하는 방법
|
| 17 |
17
제 12 항에 있어서,상기 컴퓨팅 데이터를 생성하는 단계는 상기 컴퓨팅 수행부는 상기 시스템으로 양자 게이트를 인가하는 양자점 큐빗 제어기로 상기 수정 등가회로 및 상기 구동 신호와 관련된 정보를 제공하여 상기 수정 등가회로로 상기 구동 신호가 인가되도록 하는 단계를 포함하는 방법
|
| 18 |
18
제 12 항에 있어서,상기 결과 데이터로서 출력하는 단계는 사전에 정의된 논리 신호 정보에 기반하여 상기 컴퓨팅 데이터를 논리 데이터로 변환하는 단계를 포함하고,상기 결과 데이터는 상기 양자컴퓨팅 연산의 정확도, 상기 양자컴퓨팅 연산의 속도, 상기 양자컴퓨팅 연산 결과가 오차범위 이내에 있는지 여부를 더 포함하는 방법
|
