| 1 |
1
컴퓨팅 장치의 동작 방법에 있어서:결함-허용(fault-tolerant) 규칙에 기반하여 양자 합성 기초 정보를 생성하는 단계;상기 결함-허용 규칙, 상기 양자 합성 기초 정보, 그리고 서로 다른 랜덤 초기 큐빗 매핑들에 기반하여 양자 회로 합성을 복수회 반복 수행함으로써, 양자 회로들 및 초기 큐빗 매핑들을 생성하는 단계; 그리고상기 양자 회로들 및 상기 초기 큐빗 매핑들 중에서 하나의 양자 회로 및 하나의 초기 큐빗 매핑을 선택하는 단계를 포함하는 동작 방법
|
| 2 |
2
제1항에 있어서,상기 결함-허용 규칙에 기반하여 양자 합성 기초 정보를 생성하는 단계는:양자 칩의 물리 큐빗들의 결합 그래프를 획득하는 단계;상기 물리 큐빗들의 결합 그래프로부터 거리 매트릭스를 생성하는 단계;QASM(Quantum Assembly) 코드를 획득하는 단계;QASM에 기반하여 상기 결함-허용 규칙에 기반하여 회로 DAG(Directed Acyclic Graph)를 생성하는 단계; 그리고상기 회로 DAG의 프런트 레이어를 검출하는 단계를 포함하는 동작 방법
|
| 3 |
3
제2항에 있어서,상기 QASM에 기반하여 결함-허용 규칙에 기반하여 회로 DAG를 생성하는 단계는:상기 QASM에 기반하여 중간 회로 DAG를 생성하는 단계; 그리고입력 데이터 큐빗들을 초기 위치들로 이동시키는 양자 연산들을 상기 중간 회로 DAG에 추가하여 상기 회로 DAG를 생성하는 단계를 포함하는 동작 방법
|
| 4 |
4
제2항에 있어서,상기 양자 합성 기초 정보는 상기 거리 매트릭스, 상기 회로 DAG, 그리고 상기 프런트 레이어의 정보를 포함하는 동작 방법
|
| 5 |
5
제1항에 있어서,상기 양자 회로 합성은:상기 결함-허용 규칙, 상기 양자 합성 기초 정보, 그리고 상기 랜덤 초기 큐빗 매핑들 중 하나의 랜덤 초기 큐빗 매핑에 기반하여 제1 포워드 트래버스(forward traverse)를 수행하는 단계;상기 결함-허용 규칙, 상기 양자 합성 기초 정보, 그리고 상기 제1 포워드 트래버스의 결과 큐빗 매핑에 기반하여 백워드 트래버스(backward traverse)를 수행하는 단계;상기 결함-허용 규칙, 상기 양자 합성 기초 정보, 그리고 상기 백워드 트래버스의 결과 큐빗 매핑에 기반하여 제2 포워드 트래버스를 수행하는 단계; 그리고상기 제2 포워드 트래버스에서 합성된 양자 회로를 및 상기 백워드 트래버스의 결과 큐빗 매핑을 상기 하나의 랜덤 초기 큐빗 매핑에 대응하는 양자 회로 및 초기 큐빗 매핑으로 출력하는 단계를 포함하는 동작 방법
|
| 6 |
6
제5항에 있어서,상기 결함-허용 규칙은 상기 제1 포워드 트래버스, 상기 백워드 트래버스, 그리고 상기 제2 포워드 트래버스 동안 하나의 논리 큐빗 내의 활성 상태인 데이터 큐빗들 사이의 상호 작용을 제한하는 것을 포함하는 동작 방법
|
| 7 |
7
제6항에 있어서,상기 제1 포워드 트래버스 및 상기 제2 포워드 트래버스는 데이터 큐빗의 준비에 응답하여 상기 데이터 큐빗의 사용 상태를 활성화 상태로 변경하고, 그리고 상기 데이터 큐빗의 측정에 응답하여 상기 데이터 큐빗의 사용 상태를 비활성화 상태로 변경하는 동작 방법
|
| 8 |
8
제6항에 있어서,상기 백워드 트래버스는 데이터 큐빗의 측정에 응답하여 상기 데이터 큐빗의 사용 상태를 활성화 상태로 변경하고, 그리고 상기 데이터 큐빗의 준비에 응답하여 상기 데이터 큐빗의 사용 상태를 비활성화 상태로 변경하는 동작 방법
|
| 9 |
9
제1항에 있어서,상기 결함-허용 규칙에 기반하여 제2 양자 합성 기초 정보를 생성하는 단계; 그리고상기 결함-허용 규칙, 상기 제2 양자 합성 기초 정보, 그리고 상기 하나의 초기 큐빗 매핑에 기반하여 상기 양자 회로 합성을 수행함으로써, 제2 양자 회로를 생성하는 단계를 더 포함하는 동작 방법
|
| 10 |
10
결함-허용 규칙을 저장하는 규칙 저장부; 그리고물리 큐빗들을 포함하는 양자 칩의 정보, 양자 알고리즘 정보, 그리고 상기 결함-허용 규칙에 기반하여 양자 회로 합성을 수행함으로써 양자 회로 및 초기 큐빗 매핑을 생성하는 회로 합성부를 포함하고,상기 회로 합성부는 서로 다른 랜덤 초기 큐빗 매핑들에 기반하여 상기 양자 회로 합성을 복수회 반복 수행하고, 그리고 상기 서로 다른 랜덤 초기 큐빗 매핑들에 대응하는 양자 회로들 및 초기 큐빗 매핑들 중에서 상기 양자 회로 및 상기 초기 큐빗 매핑을 선택하도록 구성되는 컴퓨팅 장치
|
| 11 |
11
제10항에 있어서,상기 회로 합성부는 상기 양자 칩의 정보로부터 상기 물리 큐빗들의 거리 매트릭스를 생성하고, 상기 양자 알고리즘 정보로부터 상기 결함-허용 규칙에 기반하여 회로 DAG(Directed Acyclic Graph)를 생성하고, 그리고 상기 회로 DAG로부터 프런트 레이어를 검출하도록 구성되는 컴퓨팅 장치
|
| 12 |
12
제11항에 있어서,상기 회로 합성부는 상기 양자 알고리즘 정보로부터 중간 회로 DAG를 생성하고, 그리고 입력 데이터 큐빗들을 초기 위치들로 이동시키는 양자 연산들을 상기 중간 회로 DAG에 추가하여 상기 회로 DAG를 생성하는 컴퓨팅 장치
|
| 13 |
13
제11항에 있어서,상기 회로 합성부는 상기 거리 매트릭스, 상기 회로 DAG, 상기 프런트 레이어의 정보, 상기 결함-허용 규칙, 그리고 상기 서로 다른 랜덤 초기 큐빗 매핑들에 기반하여 상기 양자 회로 합성을 복수회 반복 수행하도록 구성되는 컴퓨팅 장치
|
| 14 |
14
제10항에 있어서,상기 회로 합성부는:상기 양자 칩의 정보, 상기 양자 알고리즘 정보, 상기 결함-허용 규칙, 그리고 상기 랜덤 초기 큐빗 매핑들 중 하나의 랜덤 초기 큐빗 매핑에 기반하여 제1 포워드 트래버스(forward traverse)를 수행하고,상기 양자 칩의 정보, 상기 양자 알고리즘 정보, 상기 결함-허용 규칙, 그리고 상기 제1 포워드 트래버스의 결과 큐빗 매핑에 기반하여 백워드 트래버스(backward traverse)를 수행하고, 그리고상기 양자 칩의 정보, 상기 양자 알고리즘 정보, 상기 결함-허용 규칙, 그리고 상기 백워드 트래버스의 결과 큐빗 매핑에 기반하여 제2 포워드 트래버스를 수행함으로써 상기 양자 회로 합성을 수행하고, 그리고상기 회로 합성부는 상기 제2 포워드 트래버스에서 합성된 양자 회로 및 상기 백워드 트래버스의 결과 큐빗 매핑을 상기 양자 회로 및 상기 초기 큐빗 매핑으로 출력하는 컴퓨팅 장치
|
| 15 |
15
제14항에 있어서,상기 결함-허용 규칙은 상기 제1 포워드 트래버스, 상기 백워드 트래버스, 그리고 상기 제2 포워드 트래버스 동안 하나의 논리 큐빗 내의 활성 상태인 데이터 큐빗들 사이의 상호 작용을 제한하는 것을 포함하는 컴퓨팅 장치
|
| 16 |
16
제15항에 있어서,상기 제1 포워드 트래버스 및 상기 제2 포워드 트래버스에서, 상기 회로 합성부는 데이터 큐빗의 준비에 응답하여 상기 데이터 큐빗의 사용 상태를 활성화 상태로 변경하고, 그리고 상기 데이터 큐빗의 측정에 응답하여 상기 데이터 큐빗의 사용 상태를 비활성화 상태로 변경하는 컴퓨팅 장치
|
| 17 |
17
제15항에 있어서,상기 백워드 트래버스에서, 상기 회로 합성부는 데이터 큐빗의 측정에 응답하여 상기 데이터 큐빗의 사용 상태를 활성화 상태로 변경하고, 그리고 상기 데이터 큐빗의 준비에 응답하여 상기 데이터 큐빗의 사용 상태를 비활성화 상태로 변경하는 컴퓨팅 장치
|
| 18 |
18
제10항에 있어서,상기 회로 합성부는 상기 양자 칩의 정보, 제2 양자 알고리즘 정보, 상기 결함-허용 규칙, 그리고 상기 초기 큐빗 매핑에 기반하여 상기 양자 회로 합성을 수행함으로써 제2 양자 회로를 생성하도록 더 구성되는 컴퓨팅 장치
|
