| 1 |
1
기판 상에 배치되고, 정방정계 결정성을 나타내는 주석(II) 산화물 채널층;상기 주석(II) 산화물 채널층 상에 배치된 금속 산화물층인 패시베이션층;상기 주석(II) 산화물 채널층의 하부 또는 상기 패시베이션층의 상부에 배치된 게이트 전극; 및상기 채널층의 양측 단부들에 각각 전기적으로 접속하는 소오스 및 드레인 전극들을 포함하고,상기 주석(II) 산화물 채널층과 상기 패시베이션층 사이의 계면에 주석(Ⅳ) 산화물층(SnO2)이 개재되지 않은 상태로, 상기 주석(II) 산화물 채널층과 상기 패시베이션층이 직접 콘택하는, 박막트랜지스터
|
| 2 |
2
청구항 1에 있어서,상기 주석(II) 산화물 채널층 내의 결정립은 상기 주석(II) 산화물 채널층의 두께보다 큰 폭을 갖는, 박막트랜지스터
|
| 3 |
3
청구항 2에 있어서,상기 주석(II) 산화물 채널층 내의 결정립은 상기 주석(II) 산화물 채널층의 두께 대비 2 배 내지 3
|
| 4 |
4
청구항 1에 있어서,상기 주석(II) 산화물 채널층은 [001] 방향으로 우선배향되고,[001] 방향외에도 [101] 또는 [110] 방향으로 성장된 결정립들 중 적어도 어느 하나를 구비하는, 박막트랜지스터
|
| 5 |
5
청구항 1에 있어서,상기 주석(II) 산화물 채널층은 비정질 매트릭스 내에 결정립들을 갖고,상기 주석(II) 산화물 채널층의 비정질 매트릭스 내에 상기 패시베이션층으로부터 확산된 금속이 포함된, 박막트랜지스터
|
| 6 |
6
청구항 1에 있어서,상기 주석(II) 산화물 채널층은 [001] 방향으로 우선배향되어 2차원적으로 적층된 구조를 갖는, 박막트랜지스터
|
| 7 |
7
청구항 1에 있어서,상기 주석(II) 산화물 채널층은 5 내지 30nm의 두께를 갖고,상기 패시베이션층은 5 내지 20nm의 두께를 갖는, 박막트랜지스터
|
| 8 |
8
청구항 1에 있어서,상기 패시베이션층은 알루미늄 산화물막, 티타늄 산화물막, 또는 구리 산화물막을 갖는, 박막트랜지스터
|
| 9 |
9
청구항 1에 있어서,상기 게이트 전극은 상기 패시베이션층의 상부에 배치되고,상기 패시베이션층은 게이트 절연막이고,상기 패시베이션층은 알루미늄 산화물막(Al2O3)인, 박막트랜지스터
|
| 10 |
10
청구항 1에 있어서,상기 박막트랜지스터는 상온 이동도 대비 100K에서의 이동도가 1 자리수 미만의 감소를 나타내는, 박막트랜지스터
|
| 11 |
11
기판 상에 주석(II) 산화물 채널층과 금속 산화물층인 패시베이션층을 원자층 증착법을 사용하여 인시츄로 형성하는 단계;상기 주석(II) 산화물 채널층을 형성하기 전 상기 기판 상에, 혹은 상기 패시베이션층의 상부에 게이트 전극을 형성하는 단계; 및소오스 및 드레인 전극들을 형성하여 상기 채널층의 양측 단부들에 각각 전기적으로 접속하도록 하는 단계를 포함하되,상기 주석(II) 산화물 채널층은 정방정계 결정성을 나타내는, 박막트랜지스터 제조방법
|
| 12 |
12
청구항 11에 있어서,상기 주석(II) 산화물 채널층과 상기 패시베이션층을 원자층 증착법을 사용하여 인시츄로 형성할 때, 상기 주석(II) 산화물 채널층을 형성하는 과정에서 챔버의 온도는 80 내지 150 ℃인, 박막트랜지스터 제조방법
|
| 13 |
13
청구항 11에 있어서,상기 주석(II) 산화물 채널층 내의 결정립은 상기 주석(II) 산화물 채널층의 두께보다 큰 폭을 갖는, 박막트랜지스터 제조방법
|
| 14 |
14
청구항 11에 있어서,상기 주석(II) 산화물 채널층은 [001] 방향으로 우선성장되고,[001] 방향외에도 [101] 또는 [110] 방향으로 성장된 결정립들 중 적어도 어느 하나를 구비하는, 박막트랜지스터 제조방법
|
| 15 |
15
청구항 11에 있어서,상기 주석(II) 산화물 채널층은 [001] 방향으로 우선배향되어 2차원적으로 적층된 구조를 갖는, 박막트랜지스터
|
