| 1 |
1
기판 위에 게이트 전극을 형성하는 단계;
상기 게이트 전극 및 기판 위에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 위에 수송자 주입막과, 상기 수송자 주입막 위에 각각 위치하는 소스 전극 및 드레인 전극을 동시에 형성하는 단계; 및
상기 소스 전극 및 드레인 전극 사이에 상기 게이트 전극과 중첩되는 유기 반도체 층을 형성하는 단계
를 포함하고,
상기 수송자 주입막은 상기 게이트 전극의 양 에지와 중첩되어 섬형상으로 형성되어 있는, 유기 박막 트랜지스터 제조 방법
|
| 2 |
2
제1항에 있어서
상기 동시에 형성하는 단계는,
상기 게이트 절연막 위에 상기 수송자 주입막을 형성하기 위한 금속 산화막을 증착하는 단계;
상기 금속 산화막 위에 상기 소스 전극 및 드레인 전극을 형성하기 위한 금속막을 증착하는 단계; 및
포토 식각 방법을 토대로 상기 금속 산화막 및 금속막을 동시에 패터닝하여, 상기 수송자 주입막과 상기 소스 및 드레인 전극을 형성하는 단계
를 포함하는, 유기 박막 트랜지스터 제조 방법
|
| 3 |
3
제2항에 있어서
상기 포토 식각 방법을 토대로 상기 금속 산화막 및 금속막을 동시에 패터닝하는 경우, 상기 금속 산화막을 식각하는 속도와 상기 금속막을 식각하는 속도가 서로 다른, 유기 박막 트랜지스터 제조 방법
|
| 4 |
4
기판 위에 형성되어 있는 게이트 전극;
상기 게이트 전극을 덮는 형태로 상기 기판 위에 형성되어 있는 게이트 절연막;
상기 게이트 절연막 위에 형성되어 있는 수송자 주입막;
상기 수송자 주입막 위에 각각 형성되어 있는 소스 전극 및 드레인 전극; 그리고
상기 소스 전극과 드레인 전극 사이에 위치되고 상기 게이트 전극과 중첩되어 있는 유기 반도체층
을 포함하며,
상기 소스 전극 및 드레인 전극이 각각 상기 유기 반도체 층과 중첩되는 경계들이, 상기 수송자 주입막과 상기 유기 반도체 층과 중첩되는 경계와 서로 다른 위치에 형성되는, 유기 박막 트랜지스터
|
| 5 |
5
제4항에 있어서
상기 수송자 주입막은 상기 게이트 전극의 양 에지와 중첩되어 섬형상으로 형성되어 있는, 유기 박막 트랜지스터
|
| 6 |
6
제4항에 있어서
상기 수송자 주입막은 니켈산화물(NiOx) 및 몰리브덴산화물(MoOx) 중 하나인 금속 산화막으로 이루어지는, 유기 박막 트랜지스터
|
| 7 |
7
제4항에 있어서
상기 소스 전극 및 드레인 전극 그리고 게이트 전극은, 금(Au), 은(Ag), 니켈(Ni), 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), ITO(Indium Tin Oxide), IZO(indium Zinc Oxide) 중의 어느 하나로 이루어지는, 유기 박막 트랜지스터
|
| 8 |
8
제4항에 있어서
상기 유기 반도체층은 펜타센(Pentacene) 및 TIPS 펜타센(TIPS Pentacene) 중 어느 하나로 이루어지는, 유기 박막 트랜지스터
|
