| 1 |
1
기판; 상기 기판 상에 형성되는 게이트 전극;상기 게이트 전극 상에 형성되는 유전체층;상기 유전체층 상에 형성되는 소스 전극; 상기 유전체층 상에 형성되는 드레인 전극; 및상기 소스 전극 및 상기 드레인 전극 사이에 형성되는 반도체층을 포함하고,상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 열처리 공정을 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하며,상기 반도체층은 상기 열처리 공정, π-π 접합(conjugation) 공정 및 금속 촉매를 이용하는 크로스-링킹(Cross-linking) 공정 중 적어도 어느 하나를 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하고,상기 유전체층은 펩타이드 기반의 막을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 게이트 전극은펩타이드 결합이 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드에 상기 열처리 공정을 수행하여 획득되는 막으로 구성되는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 소스 전극 또는 상기 드레인 전극 중 적어도 어느 하나는펩타이드 결합이 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드에 상기열처리 공정을 수행하여 획득되는 막으로 구성되는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 반도체층은펩타이드 결합이 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드에 상기열처리 공정을 수행하여 획득되는 막으로 구성되는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 5 |
5
삭제
|
| 6 |
6
제1항에 있어서,상기 유전체층은펩타이드 결합이 하나 이상 있는 티로신(tyrosine) 기반의 펩타이드의 막으로 구성되는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 7 |
7
삭제
|
| 8 |
8
제2항에 있어서,상기 게이트 전극은102[S/cm] 이상의 전기전도도를 가지는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 9 |
9
제3항에 있어서,상기 소스 전극 및 상기 드레인 전극은 102[S/cm] 이상의 전기전도도를 가지는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 10 |
10
제4항에 있어서,상기 반도체층은 10-4[S/cm] 내지 102[S/cm]의 전기전도도를 가지는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 11 |
11
삭제
|
| 12 |
12
제1항에 있어서,상기 금속 촉매는망간(Mn), 철(Fe), 구리(Cu), 크롬(Cr), 바나듐(V), 코발트(Co), 세륨(Ce), 니켈(Ni), 팔라듐(Pd), 백금(Pt), 아연(Zn), 루테늄(Ru) 및 지르코늄(Zr) 중 어느 하나인 것을 특징으로 하는 전계 효과 트랜지스터
|
| 13 |
13
기판;상기 기판 상에 형성되는 소스 전극;상기 기판 상에 형성되는 드레인 전극;상기 소스 전극 및 상기 드레인 전극 상에 형성되는 반도체층;상기 반도체층 상에 형성되는 유전체층; 및상기 유전체층 상에 형성되는 게이트 전극을 포함하고,상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 열처리 공정을 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하며,상기 반도체층은 상기 열처리 공정, π-π 접합(conjugation) 공정 및 금속 촉매를 이용하는 크로스-링킹(Cross-linking) 공정 중 적어도 어느 하나를 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하고,상기 유전체층은 펩타이드 기반의 막을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터
|
| 14 |
14
게이트 전극을 기판 상에 형성하는 단계;유전체층을 상기 게이트 전극 상에 형성하는 단계;소스 전극을 상기 유전체층 상에 형성하는 단계; 드레인 전극을 상기 유전체층 상에 형성하는 단계; 및반도체층을 상기 소스 전극 및 상기 드레인 전극 사이에 형성하는 단계을 포함하고,상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 열처리 공정을 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하며,상기 반도체층은 상기 열처리 공정, π-π 접합(conjugation) 공정 및 금속 촉매를 이용하는 크로스-링킹(Cross-linking) 공정 중 적어도 어느 하나를 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하고,상기 유전체층은 펩타이드 기반의 막을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
| 15 |
15
소스 전극을 기판 상에 형성하는 단계;드레인 전극을 상기 기판 상에 형성하는 단계;반도체층을 상기 소스 전극 및 상기 드레인 전극 상에 형성하는 단계;유전체 층을 상기 반도체층 상에 형성하는 단계; 및게이트 전극을 상기 유전체층 상에 형성하는 단계를 포함하고,상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극은 열처리 공정을 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하며,상기 반도체층은 상기 열처리 공정, π-π 접합(conjugation) 공정 및 금속 촉매를 이용하는 크로스-링킹(Cross-linking) 공정 중 적어도 어느 하나를 통해 전기전도도가 증가된 펩타이드 기반의 막을 포함하고,상기 유전체층은 펩타이드 기반의 막을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
