| 1 |
1
BaSnO3와 LaInO3 계면을 이용한 전자 소자로서, 상기 전자 소자는,비-SrTiO3 재질의 금속 산화물로 이루어진 기판;상기 기판 상에 배치되고, BaSnO3 재질로 형성된 제1 버퍼 레이어;상기 제1 버퍼 레이어의 적어도 일부분에 배치되고, (Ba1-x,Lax)SnO3 재질로 형성되는 BLSO 레이어 - 상기 x는 0 이상 1 이하의 값을 가짐 -;적어도 일부분이 상기 BLSO 레이어의 적어도 일부분에 배치되어 상기 BLSO 레이어와의 사이에 계면(interface)을 이루고, LaInO3 재질로 형성된 LIO 레이어; 및적어도 일부분이 상기 BLSO 레이어와 상기 LIO 레이어 사이의 계면과 접촉하고, 적어도 2개 이상의 분리된 부분으로 형성되는, 제1 전극 레이어; 를 포함하는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 2 |
2
제1항에 있어서,상기 기판은 MgO 재질로 형성되는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 3 |
3
제1항에 있어서,상기 전자 소자는, 상기 LIO 레이어 위에 배치되고, 상기 제1 전극 레이어와 접촉하지 않는, 제2 전극 레이어;를 더 포함하고,상기 기판은 MgO 재질로 형성되는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 4 |
4
제2항 또는 제3항에 있어서,상기 전자 소자는, 상기 기판과 상기 제1 버퍼 레이어 사이에 배치되고, BaHfO3 재질로 형성된 제2 버퍼 레이어;를 더 포함하는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 5 |
5
제2항 또는 제3항에 있어서,상기 LIO 레이어는 적어도 16 옹스트롬(Angstrom) 이상의 두께를 가지는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 6 |
6
제2항 또는 제3항에 있어서,상기 LIO 레이어는 15 내지 17 옹스트롬의 두께를 가지는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 7 |
7
제2항 또는 제3항에 있어서,상기 전자 소자는, 상기 기판과 상기 제1 버퍼 레이어 사이에 배치되고, BaHfO3 재질로 형성된 제2 버퍼 레이어;를 더 포함하고,상기 LIO 레이어는 적어도 16 옹스트롬(Angstrom) 이상의 두께를 가지는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 8 |
8
제2항 또는 제3항에 있어서,상기 전자 소자는, 상기 기판과 상기 제1 버퍼 레이어 사이에 배치되고, BaHfO3 재질로 형성된 제2 버퍼 레이어;를 더 포함하고,상기 LIO 레이어는 15 내지 17 옹스트롬의 두께를 가지는, BaSnO3와 LaInO3 계면을 이용한 전자 소자
|
| 9 |
9
제2항에 있어서,상기 제1 전극 레이어는 (Ba1-x,Lax)SnO3 재질로 형성되고, 상기 x는 0
|
| 10 |
10
제3항에 있어서,상기 제1 전극 레이어 및 상기 제2 전극 레이어 중의 적어도 하나 이상은 (Ba1-x,Lax)SnO3 재질로 형성되고, 상기 x는 0
|
