맞춤기술찾기

이전대상기술

델타-시그마 주파수합성기에서 최소 양자화 잡음을 생성시키는 알고리즘의 구현

  • 기술번호 : KST2014047259
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명의 한 실시예에 따른 주파수 합성기는 입력 값을 시간에 따라 변화하는 디지털 값으로 출력하는 델타 시그마 변조부, 상기 디지털 값을 제1 변환 이득에 따라 아날로그 값으로 변환하는 아날로그 경로부, 상기 입력 값과 상기 디지털 값의 차를 누산하는 누산부, 상기 누산부의 출력 값을 제2 변환 이득에 따라 보상하는 디지털 아날로그 컨버터, 상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 출력을 더하여 아날로그 경향을 추출하고, 상기 누산부의 출력으로부터 디지털 경향을 추출하며, 상기 아날로그 경향과 상기 디지털 경향을 비교하여 상기 제2 변환 이득을 조절하는 보정 루프, 그리고 상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 조절된 제2 변환 이득에 따른 출력을 더하여 출력 주파수를 생성하는 전압 제어 오실레이터를 포함한다.
Int. CL H03L 7/183 (2006.01) H03M 3/02 (2006.01)
CPC
출원번호/일자 1020110035836 (2011.04.18)
출원인 한국과학기술원
등록번호/일자 10-1179646-0000 (2012.08.29)
공개번호/일자
공고번호/일자 (20120904) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2011.04.18)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이상국 대한민국 대전광역시 유성구
2 김승진 대한민국 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 유미특허법인 대한민국 서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2011.04.18 수리 (Accepted) 1-1-2011-0287129-50
2 선행기술조사의뢰서
Request for Prior Art Search
2012.03.13 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.04.19 수리 (Accepted) 9-1-2012-0031580-35
4 등록결정서
Decision to grant
2012.08.16 발송처리완료 (Completion of Transmission) 9-5-2012-0473657-90
5 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
입력 값을 시간에 따라 변화하는 디지털 값으로 출력하는 델타 시그마 변조부,상기 디지털 값을 제1 변환 이득에 따라 아날로그 값으로 변환하는 아날로그 경로부,상기 입력 값과 상기 디지털 값의 차를 누산하는 누산부,상기 누산부의 출력 값을 제2 변환 이득에 따라 보상하는 디지털 아날로그 컨버터,상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 출력을 더하여 아날로그 경향을 추출하고, 상기 누산부의 출력으로부터 디지털 경향을 추출하며, 상기 아날로그 경향과 상기 디지털 경향을 비교하여 상기 제2 변환 이득을 조절하는 보정 루프, 그리고상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 조절된 제2 변환 이득에 따른 출력을 더하여 출력 주파수를 생성하는 전압 제어 오실레이터를 포함하는 주파수 합성기
2 2
제1항에 있어서,상기 보정 루프는상기 아날로그 경향을 추출하는 아날로그 경향 추출부,상기 디지털 경향을 추출하는 디지털 경향 추출부, 그리고상기 아날로그 경향과 상기 디지털 경향을 비교하여 상기 제1 변환 이득과 상기 제2 변환 이득이 같아지도록 상기 제2 변환 이득을 조절하는 보정부를 포함하는 주파수 합성기
3 3
제2항에 있어서,상기 보정부는 상기 아날로그 경향과 상기 디지털 경향이 동일하지 않으면 상기 제2 변환 이득을 증가시키고, 상기 아날로그 경향과 상기 디지털 경향이 동일하면 상기 제2 변환 이득을 감소시키는 주파수 합성기
4 4
제2항에 있어서,상기 보정부는 XOR(Exclusive OR) 연산을 이용하여 상기 아날로그 경향과 상기 디지털 경향을 비교하는 주파수 합성기
5 5
제2항에 있어서,상기 아날로그 경향 추출부는 상기 아날로그 경로부의 출력과 상기 디지털 아날로그 컨버터의 출력을 더한 값에 대한 현재 값과 평균 값을 비교하여 상기 아날로그 경향을 추출하는 주파수 합성기
6 6
제2항에 있어서,상기 디지털 경향 추출부는 상기 누산부의 현재 출력과 평균 출력을 비교하여 상기 디지털 경향을 추출하는 주파수 합성기
7 7
주파수 합성기의 출력 주파수 생성 방법에 있어서,입력 값을 시간에 따라 변화하는 디지털 값으로 출력하는 단계,상기 디지털 값을 제1 변환 이득에 따라 아날로그 값으로 변환하는 단계,상기 입력 값과 상기 디지털 값의 차를 누산하는 단계,누산한 값을 제2 변환 이득에 따라 보상하는 단계,상기 아날로그 값 및 상기 제2 변환 이득에 따라 보상한 값으로부터 추출된 아날로그 경향과 상기 누산한 값으로부터 추출된 디지털 경향을 이용하여 상기 제2 변환 이득을 보정하는 단계, 그리고상기 아날로그 값과 보정된 제2 변환 이득에 따라 보상한 값을 이용하여 출력 주파수를 생성하는 단계를 포함하는 출력 주파수 생성 방법
8 8
제7항에 있어서,상기 보정하는 단계는,상기 아날로그 값 및 상기 제2 변환 이득에 따라 보상한 값을 더하여 상기 아날로그 경향을 추출하는 단계,상기 누산한 값으로부터 디지털 경향을 추출하는 단계, 그리고상기 아날로그 경향과 상기 디지털 경향을 비교하여 상기 제1 변환 이득과 상기 제2 변환 이득이 같아지도록 상기 제2 변환 이득을 조절하는 단계를 포함하는 출력 주파수 생성 방법
9 9
제8항에 있어서,상기 조절하는 단계는상기 아날로그 경향과 상기 디지털 경향을 비교하는 단계, 그리고상기 아날로그 경향과 상기 디지털 경향이 동일하지 않으면 상기 제2 변환 이득을 증가시키고, 상기 아날로그 경향과 상기 디지털 경향이 동일하면 상기 제2 변환 이득을 감소시키는 단계를 포함하는 출력 주파수 생성 방법
10 10
제9항에 있어서,상기 비교하는 단계는 상기 아날로그 경향과 상기 디지털 경향을 XOR 연산하는 단계를 포함하는 출력 주파수 생성 방법
11 11
주파수 합성기의 변환 이득 보정 방법에 있어서,델타 시그마 변조기로부터 출력된 디지털 값으로부터 아날로그 값을 생성하는 단계,디지털 아날로그 컨버터의 미리 설정된 변환 이득을 이용하여 상기 디지털 값으로부터 보상 값을 생성하는 단계,상기 아날로그 값 및 상기 보상 값으로부터 아날로그 경향을 추출하는 단계,상기 디지털 값으로부터 디지털 경향을 추출하는 단계, 그리고상기 아날로그 경향과 상기 디지털 경향으로부터 상기 디지털 아날로그 컨버터의 변환 이득을 보정하는 단계를 포함하는 변환 이득 보정 방법
12 12
제11항에 있어서,상기 보정하는 단계는 상기 상기 아날로그 경향과 상기 디지털 경향이 동일하지 않으면 상기 변환 이득을 증가시키고, 상기 아날로그 경향과 상기 디지털 경향이 동일하면 상기 변환 이득을 감소시키는 단계를 포함하는 변환 이득 보정 방법
13 13
제11항에 있어서,상기 보정하는 단계는 상기 아날로그 경향과 상기 디지털 경향을 XOR 연산을 이용하여 비교하는 단계를 포함하는 변환 이득 보정 방법
14 14
제11항에 있어서,상기 아날로그 경향을 추출하는 단계에서는,상기 아날로그 값과 상기 보상 값을 더한 값에 대한 현재 값과 평균 값을 비교하여 상기 아날로그 경향을 추출하는 변환 이득 보정 방법
15 15
제11항에 있어서,상기 디지털 경향을 추출하는 단계에서는,상기 디지털 값의 현재 값과 평균 값을 비교하여 상기 디지털 경향을 추출하는 변환 이득 보정 방법
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08659323 US 미국 FAMILY
2 US20120306542 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2012306542 US 미국 DOCDBFAMILY
2 US8659323 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 한국과학기술원 도약연구지원사업 Digital Tuner Single Chip 개발