| 1 |
1
제1 영역에, 제1 방향으로 연장되는 제1 게이트 구조체;상기 제1 게이트 구조체를 관통하고, 상기 제1 방향으로의 제1 폭과 제2 방향으로의 제1 높이를 갖는 제1 활성 패턴으로, 상기 제1 폭은 상기 제1 높이보다 작은 제1 활성 패턴;상기 제1 활성 패턴과 연결되는 제1 소스/드레인 영역;제2 영역에, 제3 방향으로 연장되는 제2 게이트 구조체;상기 제2 게이트 구조체를 관통하고, 상기 제3 방향으로의 제2 폭과 제4 방향으로의 제2 높이를 갖는 제2 활성 패턴으로, 상기 제2 높이는 상기 제1 높이와 다른 제2 활성 패턴; 및상기 제2 활성 패턴과 연결되는 제2 소스/드레인 영역을 포함하는 반도체 장치
|
| 2 |
2
제 1항에 있어서, 상기 제2 게이트 구조체와 상기 제2 소스/드레인 영역 사이에 배치되고, 상기 제2 소스/드레인 영역과 동일한 물질을 포함하는 제1 스페이서를 더 포함하는 반도체 장치
|
| 3 |
3
제 1항에 있어서, 상기 제1 게이트 구조체는 상기 제1 활성 패턴의 둘레를 감싸는 제1 게이트 절연막과 상기 제1 게이트 절연막 상의 제1 게이트 전극을 포함하고,상기 제2 게이트 구조체는 상기 제2 활성 패턴의 둘레를 감싸는 제2 게이트 절연막과 상기 제2 게이트 절연막 상의 제2 게이트 전극을 포함하는 반도체 장치
|
| 4 |
4
제 1항에 있어서, 상기 제1 활성 패턴과 상기 제2 방향으로 이격되고, 상기 제1 게이트 구조체를 관통하는 제3 활성 패턴; 및상기 제2 활성 패턴과 상기 제4 방향으로 이격되고, 상기 제2 게이트 구조체를 관통하는 제4 활성 패턴을 더 포함하는 반도체 장치
|
| 5 |
5
제 1항에 있어서, 상기 제1 활성 패턴과 상기 제1 방향으로 이격되고, 상기 제1 게이트 구조체를 관통하는 제5 활성 패턴을 더 포함하는 반도체 장치
|
| 6 |
6
제 1항에 있어서, 상기 제1 소스/드레인 영역과 이격되고, 상기 제1 활성 패턴과 연결되는 제3 소스/드레인 영역을 더 포함하고,상기 제1 소스/드레인 영역의 상기 제2 방향으로의 제1 두께는 상기 제3 소스/드레인 영역의 상기 제2 방향으로의 제2 두께와 다른 반도체 장치
|
| 7 |
7
제 6항에 있어서, 상기 제1 활성 패턴과 상기 제2 방향으로 이격되고, 상기 제1 게이트 구조체를 관통하는 제3 활성 패턴을 더 포함하고,상기 제1 소스/드레인 영역은 상기 제1 활성 패턴 및 상기 제3 활성 패턴과 접촉하고, 상기 제3 소스/드레인 영역은 상기 제1 활성 패턴과 접촉하고 상기 제3 활성 패턴과 비접촉하는 반도체 장치
|
| 8 |
8
제 1항에 있어서, 상기 제2 폭은 상기 제2 높이보다 큰 반도체 장치
|
| 9 |
9
제 8항에 있어서, 상기 제1 활성 패턴 상에서, 상기 제1 게이트 구조체를 관통하는 제3 활성 패턴;상기 제2 활성 패턴 상에서, 상기 제2 게이트 구조체를 관통하는 제4 활성 패턴; 및상기 제4 활성 패턴 상에서, 상기 제2 게이트 구조체를 관통하는 제7 활성 패턴을 더 포함하는 반도체 장치
|
| 10 |
10
제 9항에 있어서, 상기 제1 활성 패턴의 하면과 상기 제7 활성 패턴의 상면 사이의 제3 거리는 상기 제2 활성 패턴의 하면과 상기 제4 활성 패턴의 상면 사이의 제4 거리와 동일한 반도체 장치
|
| 11 |
11
제 1항에 있어서, 상기 제2 폭은 상기 제2 높이보다 작고, 상기 제2 높이는 상기 제1 높이보다 작은 반도체 장치
|
| 12 |
12
제1 및 제2 영역을 포함하는 기판;상기 제1 영역에, 제1 방향으로 연장되는 제1 게이트 구조체;상기 제1 게이트 구조체와 교차되고, 상기 제1 방향으로의 제1 폭과 제2 방향으로의 제1 높이를 갖는 제1 활성 패턴으로, 상기 제1 폭은 상기 제1 높이보다 작은 제1 활성 패턴;상기 제1 활성 패턴과 연결되는 제1 소스/드레인 영역;상기 제2 영역에, 제3 방향으로 연장되는 제2 게이트 구조체;상기 제2 게이트 구조체를 관통하고, 상기 제3 방향으로의 제2 폭과 제4 방향으로의 제2 높이를 갖는 제2 활성 패턴으로, 상기 제2 폭은 상기 제2 높이보다 작고, 상기 제2 높이는 상기 제1 높이보다 작은 제2 활성 패턴; 및상기 제2 활성 패턴과 연결되는 제2 소스/드레인 영역을 포함하는 반도체 장치
|
| 13 |
13
제 12항에 있어서, 상기 제1 활성 패턴은 상기 기판으로부터 상기 제2 방향으로 돌출된 반도체 장치
|
| 14 |
14
제 13항에 있어서, 상기 제1 게이트 구조체는 상기 제1 활성 패턴의 측벽을 따라 형성되는 제1 게이트 절연막과, 상기 제1 게이트 절연막 상의 제1 게이트 전극을 포함하고,상기 제2 게이트 구조체는 상기 제2 활성 패턴의 둘레를 감싸는 제2 게이트 절연막과 상기 제2 게이트 절연막 상의 제2 게이트 전극을 포함하는 반도체 장치
|
| 15 |
15
제 13항에 있어서, 상기 제1 활성 패턴은 교대로 적층된 제1 및 제2 반도체 패턴을 포함하는 반도체 장치
|
| 16 |
16
제 15항에 있어서, 상기 제2 반도체 패턴은 상기 제1 소스/드레인 영역과 동일한 물질을 포함하는 반도체 장치
|
| 17 |
17
제 15항에 있어서, 상기 제1 반도체 패턴의 상기 제2 방향으로의 제3 높이는 상기 제2 활성 패턴의 상기 제2 높이와 동일한 반도체 장치
|
| 18 |
18
제 15항에 있어서, 상기 제2 활성 패턴과 상기 제4 방향으로 이격되고, 상기 제2 게이트 구조체를 관통하는 제3 활성 패턴을 더 포함하고,상기 제2 반도체 패턴의 상기 제2 방향으로의 제4 높이는 상기 제2 활성 패턴과 상기 제3 활성 패턴의 상기 제4 방향으로의 제2 거리와 동일한 반도체 장치
|
| 19 |
19
제 12항에 있어서, 상기 제1 활성 패턴과 상기 제1 방향으로 이격되고, 상기 제1 게이트 구조체와 교차되는 제4 활성 패턴을 더 포함하는 반도체 장치
|
| 20 |
20
기판 상에 제1 방향으로 연장되고, 제2 방향으로의 제1 폭과 제3 방향으로의 제1 높이를 갖는 제1 및 제2 활성 패턴으로서, 상기 제1 및 제2 활성 패턴은 상기 제3 방향으로 제1 거리만큼 이격되는 제1 및 제2 활성 패턴;상기 제2 방향으로 연장되고, 상기 제1 및 제2 활성 패턴과 교차하는 제1 게이트 구조체로서, 상기 제1 게이트 구조체는 상기 기판과 상기 제1 활성 패턴 사이에, 상기 제1 활성 패턴과 상기 제2 활성 패턴 사이에, 상기 제2 활성 패턴 상에 형성되는 제1 게이트 구조체;상기 제1 및 제2 활성 패턴과 연결되는 제1 소스/드레인 영역; 및상기 제1 소스/드레인 영역과 연결되고, 상기 제3 방향으로 연장되는 제1 소스/드레인 컨택을 포함하고, 상기 제1 폭은 상기 제1 높이보다 작은 반도체 장치
|
