1 |
1
반도체 기판 위에 기판과 연결되는 담장 형태의 반도체 바디(구조물)가 형성되고,상기 기판과 담장형 반도체 바디의 표면에 제 1절연막과 질화막 및 소자격리를 위한 제 2절연막이 순차적으로 형성되며,상기 제 1절연막, 질화막 및 제 2절연막이 반도체 바디의 표면을 기준으로 평탄화되어 형성되며,상기 담장형 반도체 바디에서 게이트 전극 마스크로 정의되는 부분의 담장형 반도체 바디가 표면으로부터 소정 깊이로 함몰되도록 형성하고,상기 함몰된 담장형 반도체 바디의 측면에 드러나 있는 제 1절연막과 질화막이 제거되고 담장형 반도체 바디의 표면으로부터 함몰된 영역의 소정 깊이를 제외한 함몰 영역에서 제 1절연막 및 질화막이 담장형 반도체 바디의 함몰 폭이나 깊이 보다 크게 되도록 제거되어 상기 함몰된 영역의 소정 깊이를 제외한 영역에서 담장형 반도체 바디의 측면이 드러나도록 형성되며,상기 결과물 위에 게이트 절연막이 함몰된 담장형 반도체 바디의 표면 및 드러난 측면에 형성되고, 게이트 전극과 측벽 스페이서가 순차적으로 형성되며, 상기 담장형 반도체 바디의 표면으로부터 소정 깊이까지 소스/드레인이 형성되고,상기 결과물 위에 소정 두께의 절연막이 형성되고, 콘택(contact)과 금속층이 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
2 |
2
반도체 기판 위에 기판과 연결되는 담장 형태의 반도체 바디(구조물)가 형성되고,상기 기판과 담장형 반도체 바디의 표면에 제 1절연막과 질화막 및 소자격리를 위한 제 2절연막이 순차적으로 형성되며,상기 제 1절연막, 질화막 및 제 2절연막이 반도체 바디의 표면을 기준으로 평탄화되어 형성되며,상기 담장형 반도체 바디에서 게이트 전극 마스크로 정의되는 부분의 담장형 반도체 바디가 표면으로부터 소정 깊이로 함몰되도록 형성하고,상기 함몰된 담장형 반도체 바디의 측면에 드러나 있는 제 1절연막과 질화막이 제거되고 담장형 반도체 바디의 표면으로부터 함몰된 영역의 소정 깊이를 제외한 함몰 영역에서 제 1절연막 및 질화막이 담장형 반도체 바디의 함몰 폭이나 깊이 보다 크게 되도록 제거되어 상기 함몰된 영역의 소정 깊이를 제외한 영역에서 담장형 반도체 바디의 측면이 드러나도록 형성되며,상기 제 2절연막이 담장형 반도체 바디에 형성된 함몰영역과 정렬되게 게이트 전극 방향으로 소정 깊이로 제거되어 형성되고,상기 결과물 위에 게이트 절연막이 함몰된 담장형 반도체 바디의 표면 및 드러난 측면에 형성되고, 게이트 전극과 측벽 스페이서가 순차적으로 형성되며, 상기 담장형 반도체 바디의 표면으로부터 소정 깊이까지 소스/드레인이 형성되고,상기 결과물 위에 소정 두께의 절연막이 형성되고, 콘택(contact)과 금속층이 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
3 |
3
청구항 2에 있어서,상기 담장형 반도체 바디와, 질화막, 제 1절연막 및 제 2절연막의 함몰 순서가 임의로 바꾸어 형성되도록 하고, 함몰되는 제 2절연막의 깊이는 5 nm ~ 500 nm 사이 범위인 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
4 |
4
청구항 2에 있어서,상기 게이트 전극을 따라 담장형 반도체 바디, 제 1절연막, 질화막, 제 2절연막이 같은 깊이로 함몰되거나 또는 서로 다른 깊이를 갖도록 함몰시켜 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
5 |
5
청구항 1 또는 청구항 2에 있어서,상기 함몰된 담장형 반도체 바디의 특정부분에 측면채널이 형성되도록 하기 위한 절연막 식각 과정에서 일정거리 내에 형성된 담장형 반도체 바디 사이의 제 1절연막, 제 2절연막, 질화막 혹은 제 1절연막과 질화막의 표면은 함몰된 담장형 반도체 바디의 바닥 표면 보다 낮은 위치에 존재하도록 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
6 |
6
청구항 1 또는 청구항 2에 있어서,상기 함몰되는 담장형 반도체 바디와 제 1절연막 및 질화막가 함몰되는 순서를 다르게 하고, 각각의 영역의 함몰되는 깊이가 같거나 다르게 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
7 |
7
반도체 기판 위에 기판과 연결되는 담장 형태의 반도체 바디(구조물)가 형성되고,상기 기판과 담장형 반도체 바디의 표면에 제 1절연막과 소자격리를 위한 제 2절연막이 형성되며,상기 형성된 1절연막 및 2절연막이 반도체 바디의 표면을 기준으로 평탄화되어 형성되며,상기 담장형 반도체 바디에서 게이트 전극 마스크로 정의되는 부분의 담장형 반도체 바디가 표면으로부터 소정 깊이로 함몰되도록 형성하고,상기 함몰된 담장형 반도체 바디의 측면에 드러나 있는 제 1절연막과 소정 두께의 제 2절연막이 제거되고 담장형 반도체 바디의 표면으로부터 함몰된 영역의 소정 깊이를 제외한 함몰 영역에서 제 1절연막 및 소정 두께의 제 2절연막이 담장형 반도체 바디의 함몰 폭이나 깊이 보다 크게 되도록 제거되어 상기 함몰된 영역의 소정 깊이를 제외한 영역에서 담장형 반도체 바디의 측면이 드러나도록 형성되며,상기 결과물 위에 게이트 절연막이 함몰된 담장형 반도체 바디의 표면 및 드러난 측면에 형성되고, 게이트 전극과 측벽 스페이서가 순차적으로 형성되며, 상기 담장형 반도체 바디의 표면으로부터 소정 깊이까지 소스/드레인이 형성되고,상기 결과물 위에 소정 두께의 절연막이 형성되고, 콘택과 금속층이 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
8 |
8
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디에 형성된 함몰된 영역의 모양(또는 프로파일)에서 담장형 반도체 바디의 표면으로부터 소정 깊이의 함몰영역 폭이 나머지 함몰영역의 폭 보다 같거나, 크거나, 작도록 형성된 것 중 어느 하나인 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
9 |
9
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 소스/드레인과 채널을 포함하는 단결정 실리콘으로 형성된 담장형 반도체 바디의 폭이 4nm ~ 200 nm 범위 내에서 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
10 |
10
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 소스/드레인과 채널을 포함하는 담장형 반도체 바디의 높이가 기판의 표면으로부터 10 nm ~ 1000 nm 범위 내에서 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
11 |
11
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 함몰을 위해 열린(open) 폭이 적어도 10 nm 이상이며, 함몰되는 깊이가 5 nm ~ 500 nm 범위 내에서 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
12 |
12
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디에 형성된 함몰된 채널의 아래쪽 코너를 직각, 둔각 및 둥글게 형성한 구조 중에 어느 하나인 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
13 |
13
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 함몰된 영역의 일부 또는 전체의 반도체 표면이 소자의 채널이 되고, 동시에 담장형 반도체 바디 표면으로부터 함몰된 영역의 소정 깊이를 제외한 함몰된 반도체 표면의 측면을 1 nm ~ 100 nm 사이로 드러나게 해서 측면 채널로 이용하는 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
14 |
14
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 함몰된 채널 표면과 측면에 형성된 게이트 절연막의 두께는 표면과 측면에서 같거나 혹은 다르게 형성하며, 0
|
15 |
15
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 함몰된 영역 내에 있는 식각된 담장형 반도체 바디의 표면과 측면 채널 사이에는 모서리가 존재하며, 상기 모서리의 각이 직각, 둔각, 둥글게 형성된 바디 구조 중 어느 하나인 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
16 |
16
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 단면 모양이 위쪽은 폭이 좁다가 기판으로 움직이면서 점차 넓어지게 하거나 혹은 채널이 형성되는 부근 까지는 반도체 바디의 측면을 수직으로 하되, 반도체 기판 가까이로 가면서 점차 넓어지는 구조로 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
17 |
17
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 게이트 전극 물질은 폴리 및 아몰퍼스 실리콘, 폴리 및 아몰퍼스 SiGe, 금속, 복수의 금속합금(alloy), 복수의 금속을 적용한 실리사이드 중 어느 하나로 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
18 |
18
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 게이트 전극이 담장형 반도체 바디의 표면과 동일한 높이로 형성하거나, 위로 500 nm 이내의 높이로 함몰된 영역과 독립적으로 또는 자기 정렬 형태로 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
19 |
19
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 함몰영역에 형성된 게이트 전극의 횡단면에서 담장형 반도체 바디의 표면 위로 형성되는 게이트 전극의 폭이 반도체 바디의 표면 아래인 함몰영역 내에 형성되는 전체 폭 보다 크거나 같거나 작게 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
20 |
20
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 소스/드레인의 접합 깊이는 담장형 반도체 바디의 식각 되지 않은 표면을 기준으로 적어도 500 nm 이내로 형성하거나 반도체 바디의 함몰된 깊이 보다 얕게 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
21 |
21
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 소스/드레인 및 스페이서를 형성한 후 절연막을 형성하고 콘택홀을 형성할 때 콘택홀을 스페이서에 닿도록 형성하거나, 소스/드레인과 금속층 사이의 접촉 저항을 줄이기 위해 소스/드레인이 형성된 담장형 반도체 바디의 표면 및 표면으로부터 적어도 400 nm 미만의 측면에 금속층이 접촉할 수 있도록 콘택을 형성한 구조를 갖는 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
22 |
22
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 게이트 전극을 함몰된 채널과 자기 정렬되도록 하는데 필요한 하드 마스크 물질로서 폴리실리콘 (또는 폴리SiGe) 또는 아몰퍼스 실리콘 (또는 아몰퍼스 SiGe), 또는 폴리실리콘 (또는 폴리SiGe)이나 아몰퍼스 실리콘 (또는 아몰퍼스 SiGe)과 상기 물질 위에 형성된 절연막을 하드 마스크로 사용하여 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
23 |
23
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 표면으로부터 함몰된 소정 깊이까지의 담장형 반도체 바디 표면에 형성된 게이트 절연막의 두께가 나머지 함몰영역의 반도체 바디의 표면 및 측면에 형성된 게이트 절연막의 두께보다 두껍게 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
24 |
24
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 담장형 반도체 바디의 표면으로부터 함몰된 소정 깊이까지를 제외한 함몰영역에서 반도체 바디의 측면에 형성되는 측면 게이트 전극의 폭이 1 nm ~ 100 nm 범위 내에서 형성된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
25 |
25
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 함몰된 반도체 바디의 채널 표면과 측면에 게이트 절연막을 형성하기 전에 반도체 채널의 표면특성을 개선하기 위한 수소 어닐링을 포함한 표면 처리를 더 포함하는 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
26 |
26
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,상기 게이트 전극 형성 후 스페이서와 소스/드레인 확산영역을 형성할 때 스페이서와 소스/드레인의 형성 순서를 바꾸어 형성하거나 소스/드레인 확산영역을 2단계로 나누어 형성하되 낮은 농도와 깊이로 먼저 형성하고 스페이서를 형성한 다음 높은 농도와 깊이로 형성하여 구현된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|
27 |
27
청구항 1, 청구항 2, 청구항 7 중 어느 하나의 항에 있어서,여분의 마스크 한 장을 추가하여 상기 함몰된 반도체 바디의 표면 및 측벽까지 드러나게 하여 채널을 형성하는 안장형 MOS 소자와 채널이 함몰되지 않은 반도체 바디의 표면에 채널이 형성되는 MOS 소자가 같은 칩상에 집적된 것을 특징으로 하는 안장형 구조를 갖는 MOS 소자
|