| 1 |
1
양단부에 서로 대향하는 제1 측면과 제2 측면을 구비하는 기둥형 반도체에 형성되고, 제1 불순물 유형으로 도핑된 반도체 바디;상기 반도체 바디의 표면 중 제1 및 제2 측면을 제외한 영역에 형성된 게이트 절연막;상기 게이트 절연막의 표면에 형성된 게이트 전극;상기 기둥형 반도체에 형성되되, 상기 반도체 바디의 제1 측면에 형성되며, 제2 불순물 유형으로 도핑된 제1 반도체 영역;상기 기둥형 반도체에 형성되되, 상기 반도체 바디의 제1 측면과 대향되는 제2 측면에 형성되며, 제2 불순물 유형으로 도핑된 제2 반도체 영역; 및상기 제1 반도체 영역에 국소적으로 형성되며 제1 반도체 영역보다 작은 밴드갭(bandgap)을 갖는 저밴드갭 영역;을 구비하고,상기 게이트 전극은 제1 게이트 전극 및 제1 게이트 전극과 전기적으로 연결된 제2 게이트 전극으로 이루어지고, 상기 제1 게이트 전극은 제2 게이트 전극의 일함수보다 높은 일함수를 가지고, 상기 제1 게이트 전극 및 제2 게이트 전극은 모두 상기 게이트 절연막과 직접적으로 접촉되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 2 |
2
제 1항에 있어서, 상기 저밴드갭 영역은상기 제1 반도체 영역과 반도체 바디의 접합 영역에 인접하여 형성되거나, 상기 접합 영역으로부터 사전에 설정된 일정 거리만큼 이격되어 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 3 |
3
제 1항에 있어서, 상기 저밴드갭 영역은실리콘 게르마늄(Si1-xGex)으로 형성되고, 상기 저밴드갭 영역의 밴드갭은 상기 게르마늄(Ge)의 함유량(x)에 의해 결정되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 4 |
4
제 1항에 있어서, 상기 반도체 바디는 기둥형상으로 이루어지며, 상기 제1 반도체 영역 및 제2 반도체 영역은 수직 구조로 배치된 상기 반도체 바디의 하부와 상부에 각각 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 5 |
5
제 1항에 있어서, 상기 기둥형 반도체의 단면적은 전체적으로 일정하거나 하부에서 상부로 가면서 상기 단면적이 다양한 함수 형태로 변하는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 6 |
6
제 1항에 있어서, 상기 제1 반도체 영역 및 제2 반도체 영역은 반도체 바디를 도핑한 불순물과 반대 유형의 불순물로 도핑되되, 상기 반도체 바디보다 더 높은 농도로 도핑된 것을 특징으로 하며,상기 제1 반도체 영역은 소스 및 드레인 중 어느 하나이며, 제2 반도체 영역은 상기 소스 및 드레인 중 나머지 하나인 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 7 |
7
제 1항에 있어서, 상기 제1 반도체 영역 및 제2 반도체 영역은 반도체 바디를 도핑한 불순물과 같은 유형의 불순물로 도핑되되, 상기 반도체 바디보다 더 높은 농도로 도핑된 것을 특징으로 하며,상기 제1 반도체 영역은 소스 및 드레인 중 어느 하나이며, 제2 반도체 영역은 상기 소스 및 드레인 중 나머지 하나인 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 8 |
8
제 1항에 있어서, 상기 반도체 메모리 소자는제2 반도체 영역에 연결된 셀 커패시터를 더 구비하는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 9 |
9
제 1항에 있어서, 상기 제2 게이트 전극은제1 게이트 전극의 양측면에 각각 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 10 |
10
제 1항에 있어서, 상기 게이트 전극은제1 게이트 전극과 제2 게이트 전극의 사이에 배치된 게이트 사이 절연막을 더 구비하는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 11 |
11
제 1항 및 제 10항 중 어느 한 항에 있어서, 상기 제2 게이트 전극으로 둘러싸이는 반도체 바디의 단면적이 제1 게이트 전극으로 둘러싸이는 반도체 바디의 단면적보다 더 좁게 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 12 |
12
제 1항 및 제 10항 중 어느 한 항에 있어서, 제2 게이트 전극과 반도체 바디의 사이에 형성되는 게이트 절연막의 두께가 제1 게이트 전극과 반도체 바디의 사이에 형성되는 게이트 절연막의 두께보다 더 두꺼운 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 13 |
13
제 1항에 있어서, 상기 제1 게이트 전극 및 제2 게이트 전극은 서로 같은 물질로 구성하되 불순물 도우핑 유형을 바꾸거나, 서로 다른 물질로 구성하거나, 서로 다른 물질로 구성하고 불순물 도우핑 유형을 바꾸어서, 제1 게이트 전극 및 제2 게이트 전극의 일함수를 서로 다르게 구현하는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 14 |
14
제 1항에 있어서, 상기 제1 반도체 영역과 제2 반도체 영역은 게이트 전극과 일부 겹치게 형성되는 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
| 15 |
15
제 1항에 있어서, 상기 기둥형 반도체는 벌크 실리콘 웨이퍼 또는 SOI(Silicon On Insulator) 웨이퍼의 상부 실리콘 영역을 패터닝하여 형성된 것을 특징으로 하는 낮은 누설전류를 갖는 반도체 메모리 소자
|
