| 1 |
1
반도체 기판 위에 담장형 반도체 바디(구조물)가 형성되고,소자 격리를 위한 절연막이 상기 담장형 반도체 바디의 높이보다 낮은 두께로 상기 반도체 기판 위에 형성되어, 상기 담장형 반도체 바디의 일부가 상기 절연막 밖으로 돌출되고,상기 담장형 반도체 바디에 웰이 형성되되, 상기 절연막 윗면을 기준으로 기판쪽으로 상기 반도체 바디의 바닥 또는 상기 절연막의 바닥보다 얕은 곳에 형성되고,상기 돌출된 담장형 반도체 바디의 상부 표면 및 좌우측면에 표면처리를 거친 후 게이트 절연막과 게이트 전극이 순차적으로 형성되고,상기 결과물에 소스/드레인 확산 영역과 웰 콘택을 위한 확산 영역이 형성되고, 소자 격리를 위한 산화막이 형성된 후 콘택홀과 금속 배선이 형성된 것을 특징으로 하는 CMOS 소자
|
| 2 |
2
청구항 1에 있어서, 상기 담장형 반도체 바디 내에 형성되는 웰의 접합 깊이가 100 nm ~ 500 nm 사이인 것을 특징으로 하는 CMOS 소자
|
| 3 |
3
청구항 1에 있어서, 상기 담장형 반도체 바디에 형성된 웰의 접합깊이가 소자격리를 위한 절연막의 바닥으로부터 1 nm ~ 200 nm 사이인 것을 특징으로 하는 CMOS 소자
|
| 4 |
4
청구항 1에 있어서, 상기 담장형 반도체 바디에 형성되는 웰의 농도는 1×1015 cm-3 ~ 2×1019 cm-3 범위에서 적용되며, 도우핑 프로파일은 균일하거나, 담장형 반도체 바디의 표면에서 농도가 높고 깊이 방향으로 낮아지도록 하거나, 담장형 반도체 바디의 표면에서 농도가 낮고 깊이 방향으로 들어가면서 농도가 높아지도록 하는 것 중의 어느 하나가 적용된 것을 특징으로 하는 CMOS 소자
|
| 5 |
5
청구항 1에 있어서,상기 웰이 형성되는 담장형 반도체 바디의 상부에 모서리를 직각, 둔각 혹은 둥글게 형성된 것 중의 어느 하나가 적용된 것을 특징으로 하는 CMOS 소자
|
| 6 |
6
청구항 1에 있어서,상기 웰이 형성되는 담장형 반도체 바디의 상부 표면으로부터 깊이 방향으로 일정한 두께의 바디를 유지하다가 적절한 깊이에서 담장형 바디의 바닥까지 점차 바디 폭이 넓어지도록 형성된 바디 구조를 갖는 것을 특징으로 하는 CMOS 소자
|
| 7 |
7
청구항 1에 있어서,상기 웰이 형성되는 담장형 바디의 상부 표면에서 깊이 방향으로 점차 바디의 폭이 넓어지도록 형성된 바디 구조를 갖는 것을 특징으로 하는 CMOS 소자
|
| 8 |
8
청구항 1에 있어서,상기 웰에 형성되는 소자의 소스(또는 드레인) 영역과 웰의 콘택을 위한 확산영역이 바로 붙어있게 형성하거나 필요에 의해 적어도 20 nm 이상 거리를 두어 형성한 것을 특징으로 하는 CMOS 소자
|
| 9 |
9
청구항 1 또는 청구항 8에 있어서,상기 웰의 콘택을 위한 높은 농도의 확산영역과 소스(또는 드레인) 영역이 전기적으로 단락이 되도록 형성하거나 전기적으로 격리되도록 콘택과 금속배선을 적용한 것을 특징으로 하는 CMOS 소자
|
| 10 |
10
청구항 1 또는 청구항 8에 있어서,상기 소자의 채널이 형성되는 근처에는 담장형 반도체 바디의 폭은 좁게 하고 소스/드레인의 콘택이 형성되는 담장형 반도체 바디의 폭은 넓게 하여 소자의 채널에서의 성능을 우수하게 하고, 소스/드레인 접촉영역의 저항을 개선시키는 것을 특징으로 하는 CMOS 소자
|
| 11 |
11
청구항 1 또는 청구항 8에 있어서,상기 소자에서 폭이 4 nm ~ 150 nm 사이인 담장형 반도체 바디에 형성된 소자의 소소/드레인 영역과 웰의 콘택을 위한 확산영역에 콘택 홀을 형성하되, 저항을 줄이기 위해 콘택 홀 내에서 드러난 바디의 표면 및 측면에도 금속이 접촉되도록 하여 저항을 줄이도록 한 것을 특징으로 하는 CMOS 소자
|
| 12 |
12
청구항 1에 있어서,상기 담장형 실리콘 바디를 다수로 배치하여 다수의 소자가 형성되는 어레이 레이아웃에서 소스(또는 드레인) 영역 근처에 웰의 콘택을 위한 확산영역을 형성하고 상기 웰이 콘택 홀 형성과 금속배선으로 연결되거나, 혹은 웰의 콘택을 위한 확산영역을 서로 연결하여 형성한 어레이 구조를 갖는 것을 특징으로 하는 CMOS 소자
|
| 13 |
13
청구항 12에 있어서,상기 소자의 어레이 구조에서 웰과 불순물 종류가 같고 농도가 높은 확산영역이 서로 연결하여 각 소자의 담장형 반도체 바디가 서로 연결되도록 하되, 각 담장형 반도체 바디에 금속배선으로 연결을 위한 콘택 홀을 형성하거나 필요한 곳에 콘택 홀을 형성하여 웰 콘택을 위한 확산영역과 금속배선이 연결되도록 구성된 것을 특징으로 하는 CMOS 소자
|
| 14 |
14
청구항 1에 있어서,상기 담장형 반도체 바디는 높이가 102 ~ 1000 nm이고, 폭이 4 ~ 150 nm인 것을 특징으로 하는 CMOS 소자
|
