맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

절연막의 적층증착에 의한 저항 메모리 소자의 제조방법

  • 기술번호 : KST2015140649
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 절연체 박막의 형성과 저온에서의 열처리를 복수회 반복하여 절연체 박막을 적층함으로써 포밍과정없이도 정상적인 스위칭 동작이 가능하면서도 낮은 동작전압을 가지는 저항 메모리 소자를 제공한다.이를 위하여 본 발명에 의한 저항 메모리 소자의 제조방법은 먼저 기판을 준비하는 단계와, 상기 기판 상에 하부전극을 증착하는 단계와, 상기 하부전극 상에 절연체 박막을 증착하는 단계와, 제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와, 제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의 온도에서 열처리하는 단계와, 상기 절연체 박막 상에 상부전극을 증착하는 단계로 이루어진다. RRAM, 저항메모리, 포밍
Int. CL H01L 45/00 (2006.01.01)
CPC H01L 45/1641(2013.01) H01L 45/1641(2013.01) H01L 45/1641(2013.01)
출원번호/일자 1020050054341 (2005.06.23)
출원인 한양대학교 산학협력단
등록번호/일자 10-0722853-0000 (2007.05.22)
공개번호/일자 10-2006-0134563 (2006.12.28) 문서열기
공고번호/일자 (20070530) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.06.23)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박인성 대한민국 서울 서초구
2 김경래 대한민국 서울 강서구
3 고한경 대한민국 서울 송파구
4 이태호 대한민국 서울 강북구
5 안진호 대한민국 서울 강남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 이두희 대한민국 서울특별시 강남구 테헤란로 ***(역삼동) 한신인터밸리** 빌딩 서관 ****호(이훈국제특허법률사무소)
2 이훈 대한민국 서울특별시 강남구 테헤란로 ***, 한신인터밸리 서관 ****호 이훈국제특허법률사무소 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2005.06.23 수리 (Accepted) 1-1-2005-0333382-12
2 선행기술조사의뢰서
Request for Prior Art Search		 2006.09.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2006.10.16 수리 (Accepted) 9-1-2006-0065521-96
4 의견제출통지서
Notification of reason for refusal		 2006.11.14 발송처리완료 (Completion of Transmission) 9-5-2006-0670235-50
5 의견서
Written Opinion		 2007.01.15 수리 (Accepted) 1-1-2007-0035482-36
6 명세서등보정서
Amendment to Description, etc.		 2007.01.15 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0035487-64
7 의견제출통지서
Notification of reason for refusal		 2007.02.23 발송처리완료 (Completion of Transmission) 9-5-2007-0104822-11
8 의견서
Written Opinion		 2007.04.23 수리 (Accepted) 1-1-2007-0303878-77
9 명세서등보정서
Amendment to Description, etc.		 2007.04.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0303884-41
10 등록결정서
Decision to grant		 2007.05.21 발송처리완료 (Completion of Transmission) 9-5-2007-0272925-55
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
14 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
15 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판을 준비하는 단계와; 상기 기판 상에 하부전극을 증착하는 단계와;상기 하부전극 상에 절연체 박막을 증착하는 단계와; 제 1 열처리 단계로서 상기 절연체 박막에서 상변화가 일어나지 않을 범위의 온도에서 열처리하는 단계와; 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와;제 2 열처리 단계로서 상기 절연체 박막에 있어서 상변화가 일어나는 범위의 온도에서 열처리하는 단계와;상기 절연체 박막 상에 상부전극을 증착하고 포밍공정 없이 저항 메모리 소자를 제조하는 단계를 포함하며, 상기 절연체 박막은 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5를 포함하는 2원계 금속산화물 계열, 또는 BaTiO3, SrTiO3, LaMnO3, SrMnO3, PrTiO3, PbZrO3, KNbO3, KTaO3나 이들 중에서 적어도 둘 이상을 결합하거나 다른 금속이 도핑된 페롭스카이트계 산화물, 또는 GeSbTe(GST)를 포함하는 칼코겐화물 계열 또는 Cr-doped PrCaMnO를 포함하는 거대자기저항 물질 중에서 선택된 적어도 어느 하나 이상의 적층박막으로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
2 2
제 1항에 있어서,상기 기판을 준비하는 단계와 상기 하부전극을 증착하는 단계 사이에는 상기 기판 상에 장벽층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
3 3
삭제
4 4
제 1항 또는 제 2항에 있어서,상기 기판을 준비하는 단계는 Si, SiO2, Poly-Si, Ge, SiGe, Strained Ge, Strained SiGe, SOI, GOI를 포함하는 그룹 중에서 선택된 적어도 어느 하나 이상으로 기판을 준비하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
5 5
제 1항 또는 제 2항에 있어서,제 1 열처리 단계 및 제 2 열처리 단계의 적어도 어느 한 단계는 질소, 산소, 아르곤 또는 진공 중의 적어도 어느 하나 이상의 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
6 6
제 1항 또는 제 2항에 있어서,상기 하부전극 및 상기 상부전극은 Pt, Ru, Al, Ir를 포함하는 금속 계열, 또는 TaN, TiN, HfN를 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
7 7
제 2항에 있어서,상기 장벽층은 Ta, TaN, Ta2O5, Ti, TiN, TiAlN, TaAlN, TiSiN, TiAl의 적어도 어느 하나 이상으로 되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
8 8
제 1항 또는 제 2항에 있어서,제 1 열처리 단계는 상기 절연체 박막의 증착온도 이상 상기 상변화의 발생온도 미만의 온도범위 내에서 열처리하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
9 9
제 8항에 있어서,제 1 열처리 단계는 100℃ 내지 700℃의 온도 범위에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
10 10
제 9항에 있어서,제 1 열처리 단계는 노 열처리인 경우에는 10분 내지 1시간 동안 실시하고, RTP인 경우에는 30초 내지 5분 동안 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
11 11
제 1항 또는 제 2항에 있어서,제 2 열처리 단계는 500℃ 내지 1000℃의 온도 범위에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
12 12
제 11항에 있어서,제 2 열처리 단계는 노 열처리인 경우에는 10분 내지 3시간 동안 실시하고, RTP인 경우에는 30초 내지 5분 동안 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
13 13
제 1항 또는 제 2항에 있어서,제 2 열처리 단계는 상기 상부전극을 증착하는 단계 이후에 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
14 14
제 1항 또는 제 2항에 있어서,상기 원하는 두께의 절연체 박막을 적층하는 단계는 상기 절연체 박막을 증착하는 단계 및 제 1 열처리 단계를 2회 내지 10회로 실시하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
15 15
제 1항 또는 제 2항에 있어서,제조되는 상기 저항 메모리 소자를 원하는 크기로 패터닝하는 단계는 상기 하부전극을 증착하는 단계 이전 또는 상기 상부전극을 증착하는 단계 이후에 더 포함되어 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
16 16
Si, SiO2, Poly-Si, Ge, SiGe, Strained Ge, Strained SiGe, SOI, GOI를 포함하는 그룹 중에서 선택된 적어도 어느 하나 이상으로 되는 기판을 준비하는 단계와; 상기 기판 위에 Pt, Ru, Al, Ir을 포함하는 금속 계열, 또는 TaN, TiN, HfN 을 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 하부전극을 증착하는 단계와;상기 하부전극 상에 TiO2, NiO, HfO2, SiO2, ZrO2, Al2O3, Y2O3, Ta2O5, Nb2O5 를 포함하는 2원계 금속산화물 중의 어느 하나 이상으로 되는 절연체 박막을 소정 두께로 증착하는 단계와; 100℃ 내지 700℃에서 10분 내지 1시간 동안 노 열처리하거나 또는 100℃ 내지 700℃에서 RTP로 30초 내지 5분 동안 열처리하는 제 1 열처리 단계와;상기 절연체 박막을 소정 두께로 증착하는 단계 및 제 1 열처리 단계를 순차적으로 복수회 반복하여 원하는 두께의 절연체 박막을 적층하는 단계와;700℃ 내지 1000℃에서 RTP로 30초 내지 5분 동안 열처리하거나 또는 700℃ 내지 1000℃에서 10분 내지 3시간 동안 노 열처리하는 제 2 열처리 단계와;상기 절연체 박막 상에 Pt, Ru, Al, Ir을 포함하는 금속 계열, 또는 TaN, TiN, HfN을 포함하는 금속 질화막 계열, 또는 RuO, SrRuO3를 포함하는 금속산화물 중에서 적어도 어느 하나 이상의 적층 구조 또는 Alloy 구조로 되는 상부전극을 증착하고 포밍공정 없이 저항 메모리 소자를 제조하는 단계를 포함하는 것을 특징으로 하는 저항 메모리 소자의 제조방법
17 17
제 16항에 있어서, 제 1 열처리 단계는 산소 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
18 18
제 16항 또는 제 17항에 있어서,제 2 열처리 단계는 질소 분위기에서 실시되는 것을 특징으로 하는 저항 메모리 소자의 제조방법
19 19
삭제
20 20
삭제
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.