맞춤기술찾기

이전대상기술

InP 기판을 이용한 소자 제조 방법

  • 기술번호 : KST2021011052
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 InP 기판을 준비하는 단계; 상기 InP 기판 상에 SiO2층을 형성하는 단계; 상기 SiO2층 상에 Cr층을 형성하는 단계; 상기 Cr층 상에 포토레지스트패턴을 형성하는 단계; 상기 포토레지스트패턴을 마스크로 이용하여 상기 Cr층을 식각하여 Cr패턴을 형성하는 단계; 상기 Cr패턴을 마스크로 이용하여 상기 SiO2층을 식각하여 SiO2패턴을 형성하는 단계; 및 상기 SiO2패턴을 마스크로 이용하여 상기 InP 기판을 식각하여 비아홀을 형성하는 단계;를 포함하는 InP 기판을 이용한 소자 제조 방법을 제공한다.
Int. CL H01L 21/308 (2006.01.01) H01L 21/306 (2006.01.01) H01L 21/3065 (2006.01.01) H01L 21/285 (2006.01.01) H01L 21/768 (2006.01.01) H01L 29/20 (2006.01.01) H01L 29/66 (2006.01.01)
CPC H01L 21/3086(2013.01) H01L 21/3081(2013.01) H01L 21/30604(2013.01) H01L 21/3065(2013.01) H01L 21/28575(2013.01) H01L 21/76898(2013.01) H01L 29/20(2013.01) H01L 29/66462(2013.01)
출원번호/일자 1020200148527 (2020.11.09)
출원인 한국과학기술원
등록번호/일자 10-2300920-0000 (2021.09.06)
공개번호/일자
공고번호/일자 (20210913) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 국내출원/신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2020.11.09)
심사청구항수 10

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이종원 대전광역시 유성구
2 김영수 대전광역시 유성구
3 임성규 대전광역시 유성구
4 노길선 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김남식 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
2 김한 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
3 이인행 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2020.11.09 수리 (Accepted) 1-1-2020-1194589-14
2 [우선심사신청]심사청구서·우선심사신청서
2021.06.17 수리 (Accepted) 1-1-2021-0700344-38
3 [우선심사신청]선행기술조사의뢰서
[Request for Preferential Examination] Request for Prior Art Search
2021.06.18 수리 (Accepted) 9-1-9999-9999999-89
4 [우선심사신청]선행기술조사보고서
[Request for Preferential Examination] Report of Prior Art Search
2021.06.23 수리 (Accepted) 9-1-2021-0009178-33
5 등록결정서
Decision to grant
2021.08.31 발송처리완료 (Completion of Transmission) 9-5-2021-0690951-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
InP 기판을 준비하는 단계;상기 InP 기판 상에 SiO2층을 형성하는 단계;상기 SiO2층 상에 Cr층을 형성하는 단계;상기 Cr층 상에 포토레지스트패턴을 형성하는 단계;상기 포토레지스트패턴을 마스크로 이용하여 상기 Cr층을 식각하여 Cr패턴을 형성하는 단계;상기 Cr패턴을 마스크로 이용하여 상기 SiO2층을 식각하여 SiO2패턴을 형성하는 단계; 및상기 SiO2패턴을 마스크로 이용하여 상기 InP 기판을 식각하여 비아홀을 형성하는 단계;를 포함하는,InP 기판을 이용한 소자 제조 방법
2 2
제 1 항에 있어서,상기 SiO2층을 식각하는 단계 동안 상기 포토레지스트패턴과 상기 SiO2층이 서로 반응하는 현상을 방지하기 위하여, 상기 Cr패턴을 형성하는 단계;와 상기 SiO2층을 식각하여 SiO2패턴을 형성하는 단계; 사이에 상기 포토레지스트패턴을 제거하는 단계;를 더 포함하는,InP 기판을 이용한 소자 제조 방법
3 3
제 2 항에 있어서,상기 SiO2층을 식각하여 SiO2패턴을 형성하는 단계;는 상기 SiO2층을 건식 식각하여, 측면과 바닥면 사이의 각도가 45도 이상인 SiO2패턴을 형성하는 단계를 포함하는,InP 기판을 이용한 소자 제조 방법
4 4
제 3 항에 있어서,상기 InP 기판을 식각하여 비아홀을 형성하는 단계;는 상기 InP 기판을 건식 식각하여, 하방으로 단면적이 작아지는 비아홀을 형성하되, 상기 비아홀의 측면과 수평면 사이의 예각이 80도 이상인 것을 특징으로 하는,InP 기판을 이용한 소자 제조 방법
5 5
제 2 항에 있어서,상기 SiO2층을 식각하여 SiO2패턴을 형성하는 단계;는 상기 SiO2층을 건식 식각과 습식 식각을 순차적으로 수행하여, 측면과 바닥면 사이의 각도가 1 내지 45도인 SiO2패턴을 형성하는 단계를 포함하는,InP 기판을 이용한 소자 제조 방법
6 6
제 5 항에 있어서,상기 SiO2패턴의 측면과 바닥면 사이의 각도는 상기 건식 식각과 상기 습식 식각의 상대적인 식각 비율에 의하여 조절되는 것을 특징으로 하는,InP 기판을 이용한 소자 제조 방법
7 7
제 6 항에 있어서,상기 InP 기판을 식각하여 비아홀을 형성하는 단계;는 상기 InP 기판을 건식 식각하여, 하방으로 단면적이 작아지는 비아홀을 형성하되, 상기 비아홀의 측면과 수평면 사이의 예각이 50 내지 80도인 것을 특징으로 하는,InP 기판을 이용한 소자 제조 방법
8 8
제 7 항에 있어서,상기 SiO2층의 습식 식각 대비 건식 식각의 상대적인 식각 비율이 높을수록 상기 비아홀의 측면과 수평면 사이의 예각이 더 커지는 것을 특징으로 하는,InP 기판을 이용한 소자 제조 방법
9 9
제 1 항에 있어서,상기 비아홀을 도전성 물질로 충전하는 단계;를 더 포함하는,InP 기판을 이용한 소자 제조 방법
10 10
제 9 항에 있어서,상기 충전하는 단계;는 스퍼터링 공정을 이용하여 충전하는 단계를 포함하는,InP 기판을 이용한 소자 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부, 방사청 한국전자통신연구원 민군기술협력 초고주파 대역용 3D TIV 집적화 공정 및 적층형 InP/GaN 소자 기술 개발