맞춤기술찾기

이전대상기술

반도체 장치의 제조방법

  • 기술번호 : KST2015118381
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 관통 실리콘 비아를 형성하고 관통 전극을 형성하는 공정의 기술 난이도 및 제조비용을 낮추고 웨이퍼 기판의 핸들링이 용이한 반도체 장치의 제조방법을 위하여, 제1영역 및 제2영역을 포함하는 기판을 준비하는 단계, 상기 제1영역에서 상기 기판 내에 비아홀을 형성하는 단계, 상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화(thinning)하는 단계, 상기 비아홀을 충전(充塡)하여 관통전극을 형성하는 단계 및 상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계를 포함하는, 반도체 장치의 제조방법을 제공한다.
Int. CL H01L 21/28 (2006.01) H01L 21/768 (2006.01)
CPC H01L 21/76898(2013.01)
출원번호/일자 1020120010821 (2012.02.02)
출원인 한국과학기술원
등록번호/일자 10-1350780-0000 (2014.01.07)
공개번호/일자 10-2013-0089452 (2013.08.12) 문서열기
공고번호/일자 (20140114) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2012.02.02)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김정우 대한민국 대전 서구
2 강희오 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김남식 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)
2 한윤호 대한민국 서울특별시 강남구 테헤란로**길 **(삼성동) 명지빌딩, *층(선정국제특허법률사무소)
3 양기혁 대한민국 서울특별시 강남구 테헤란로**길 **(삼성동) 명지빌딩, *층(선정국제특허법률사무소)
4 이인행 대한민국 서울특별시 서초구 남부순환로***길 *-*, *층 (양재동, 가람빌딩)(율민국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한국과학기술원 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.02.02 수리 (Accepted) 1-1-2012-0088561-38
2 선행기술조사의뢰서
Request for Prior Art Search
2012.11.14 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2012.12.20 수리 (Accepted) 9-1-2012-0095253-09
4 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.02.01 수리 (Accepted) 4-1-2013-5019983-17
5 의견제출통지서
Notification of reason for refusal
2013.02.08 발송처리완료 (Completion of Transmission) 9-5-2013-0092189-87
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.04.08 수리 (Accepted) 1-1-2013-0305448-02
7 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.04.08 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2013-0305449-47
8 [대리인사임]대리인(대표자)에 관한 신고서
[Resignation of Agent] Report on Agent (Representative)
2013.06.26 수리 (Accepted) 1-1-2013-0570064-11
9 최후의견제출통지서
Notification of reason for final refusal
2013.08.30 발송처리완료 (Completion of Transmission) 9-5-2013-0608397-81
10 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2013.10.22 수리 (Accepted) 1-1-2013-0952951-54
11 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2013.10.22 보정승인 (Acceptance of amendment) 1-1-2013-0952953-45
12 등록결정서
Decision to grant
2013.12.24 발송처리완료 (Completion of Transmission) 9-5-2013-0892321-61
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157968-69
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5157993-01
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.12.24 수리 (Accepted) 4-1-2014-5158129-58
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.04.24 수리 (Accepted) 4-1-2019-5081392-49
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.05.15 수리 (Accepted) 4-1-2020-5108396-12
18 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.06.12 수리 (Accepted) 4-1-2020-5131486-63
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
제1영역 및 제2영역을 포함하는 기판을 준비하는 단계;상기 제1영역에서 상기 기판 내에 비아홀을 형성하는 단계;상기 제2영역에서 상기 기판을 제거하지 않으면서, 상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화(thinning)하는 단계;상기 비아홀을 충전(充塡)하여 관통전극을 형성하는 단계; 및상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계;를 포함하고, 상기 상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계는 상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계보다 별도로 먼저 수행되는, 반도체 장치의 제조방법
2 2
제1항에 있어서, 상기 비아홀을 충전(充塡)하여 관통전극을 형성하는 단계와 상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계 사이에, 상기 기판의 상부면 상에 상부 재배선패턴, 상부 범프패턴 또는 상부 패시베이션패턴을 포함하는 상부 구조체를 형성하는 단계;를 더 포함하는, 반도체 장치의 제조방법
3 3
제1항에 있어서, 상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계 이후에, 상기 기판의 하부면 상에 하부 재배선패턴, 하부 범프패턴 또는 하부 패시베이션패턴을 포함하는 하부 구조체를 형성하는 단계;를 더 포함하는, 반도체 장치의 제조방법
4 4
제1항에 있어서,상기 제1영역에서 상기 기판 내에 비아홀을 형성하는 단계는 상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계 이전에 수행되는, 반도체 장치의 제조방법
5 5
제4항에 있어서,상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계는 상기 비아홀이 상기 기판을 관통하도록 상기 기판의 일부를 제거하는 단계를 포함하는, 반도체 장치의 제조방법
6 6
제1항에 있어서,상기 제1영역에서 상기 기판 내에 비아홀을 형성하는 단계는 상기 제1영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계 이후에 수행되는, 반도체 장치의 제조방법
7 7
제6항에 있어서,상기 제1영역에서 상기 기판 내에 비아홀을 형성하는 단계는 상기 기판을 관통하는 비아홀을 형성하는 단계를 포함하는, 반도체 장치의 제조방법
8 8
제1항에 있어서,상기 비아홀을 충전하여 관통전극을 형성하는 단계는상기 비아홀의 측면 상에 장벽층을 형성하는 단계;상기 장벽층 상에 물리적 기상 증착에 의하여 제1구리층을 형성하는 단계;상기 제1구리층을 씨드층으로 하여 전기도금에 의하여 제2구리층을 형성하는 단계; 및상기 기판을 뒤집은 후에, 상기 제1구리층 또는 상기 제2구리층을 씨드층으로 하여 전기도금에 의하여 제3구리층을 형성하는 단계;를 포함하는, 반도체 장치의 제조방법
9 9
제1항에 있어서, 상기 제2영역에서 상기 기판의 하부면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계는 상기 제1영역과 상기 제2영역에서 상기 기판의 하부면의 레벨(level)이 동일하도록 상기 기판의 일부를 제거하는 단계를 포함하는, 반도체 장치의 제조방법
10 10
제1항에 있어서, 상기 제2영역에서 상기 기판의 하면으로부터 상기 기판의 일부를 제거하여 박형화하는 단계 전후에, 상기 기판 상에 임시 캐리어층을 형성하는 단계를 더 포함하는, 반도체 장치의 제조방법
11 11
기판을 관통하는 비아홀이 형성되는 제1영역에서 상기 기판을 우선적으로 박형화화는 단계;상기 비아홀을 충전(充塡)하여 관통전극을 형성하는 단계; 상기 기판의 상면 상에 상부 재배선패턴, 상부 범프패턴 또는 상부 패시베이션패턴을 포함하는 상부 구조체를 형성하는 단계; 상기 제1영역 이외의 부분인 제2영역에서 상기 기판을 박형화하는 단계; 및상기 기판의 하면 상에 하부 재배선패턴, 하부 범프패턴 또는 하부 패시베이션패턴을 포함하는 하부 구조체를 형성하는 단계;를 포함하고, 상기 기판을 관통하는 비아홀이 형성되는 제1영역에서 상기 기판을 우선적으로 박형화화는 단계;는 상기 제1영역 이외의 부분인 제2영역에서 상기 기판을 박형화하는 단계;보다 별도로 먼저 수행되는, 반도체 장치의 제조방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 교육과학기술부 (재)다차원 스마트 IT 융합 시스템 연구단 글로벌프론티어사업(다차원 스마트 IT 융합 시스템 연구) 실리콘 기반 3차원 IC 플랫폼