| 1 |
1
삭제
|
| 2 |
2
베이스 기판 상에 제1 절연막(11), 제1 메탈층(14), 제2 절연막(15), 제2 메탈층(22), 제3 절연막(23) 및 제3 메탈층(27)이 순차 형성되며, 상기 제1 메탈층은 제1 씨드 메탈층과 제1 메인 메탈층의 순서로 적층되어 있고, 제2 메탈층은 제2 씨드 메탈층과 제2 메인 메탈층의 순서로 적층되어 있으며, 제3 메탈층은 제3 씨드 메탈층과 제3 메인 메탈층의 순서로 적층되어 있어, 상기 제2 절연막(15) 위에 저항(18)이 형성되고, 상기 제1, 제2 메탈층(14, 22)과 제2 절연막(15)이 커패시터를 이루며, 상기 제2, 제3 메탈층(22, 27)과 제3 절연막(23)이 인덕터를 이루는 것을 특징으로 하는 멀티칩모듈 기판
|
| 3 |
3
제2항에 있어서, 상기 저항(18)은 니켈크롬으로 형성되는 것을 특징으로 하는 멀티칩모듈 기판
|
| 4 |
4
제2항에 있어서, 상기 그라운드층(1), 전원층(2), 제1, 2, 3 신호층(3, 4, 5) 및 패드층(6)과, 상기 제1, 2, 3 메탈층(14, 22, 27)은 씨드 메탈층과 메인 메탈층의 적층 구조인 것을 특징으로 하는 멀티칩모듈 기판
|
| 5 |
5
제4항에 있어서, 상기 씨드 메탈층은 타이타늄(Ti)과 구리(Cu)를 적층하여 형성되고, 상기 메인 메탈층은 구리(Cu)로 형성되는 것을 특징으로 하는 멀티칩모듈 기판
|
| 6 |
6
제2항에 있어서, 상기 절연막(8)과 상기 제3 절연막(23)은 감광성 폴리이미드인 벤조사이클로부텐(BCB)인 것을 특징으로 하는 멀티칩모듈 기판
|
| 7 |
7
제2항에 있어서, 상기 고유전 절연막(9)과 제1, 2 절연막(11, 15)은 질화막인 것을 특징으로 하는 멀티칩모듈 기판
|
| 8 |
8
베이스 기판(실리콘 웨이퍼) 위에 씨드 메탈로서 타이타늄(Ti) 및 구리(Cu)를 스퍼터 방식으로 증착한 다음, 감광막을 씨드 메탈 위에 코팅한 후 마스크를 사용 노광하여 도금하려는 그라운드층(1)을 패턴화하고 구리층을 전기도금 방식으로 도금한 후 감광막을 스트립하고, 씨드 메탈을 습식식각 방법으로 식각하여 그라운드층(1)을 형성하는 제1 단계와; 상기 제1 단계에서 형성된 그라운드층(1) 상에 유전율이 낮은 벤조싸이클로부텐을 7~10㎛ 입혀 절연막(8)을 형성한 다음, 사진식각 공정으로 비아 홀(1a)을 형성하며, 상기 절연막(8)인 벤조싸이클로부텐 상에 씨드 메탈로서 타이타늄(Ti) 및 구리(Cu)를 스퍼터 방식으로 증착한 후, 감광막을 씨드 메탈 위에 코팅한 다음 마스크를 사용 노광하여 형성하고자 하는 층 및 비아 홀을 패턴화한 후, 메인 메탈로서 구리층을 전기도금 방식으로 도금하여 감광막을 스트립하고, 씨드메탈을 습식식각 방법으로 식각하여 전원층(2)을 형성하는 제2 단계와; 상기 제2 단계에서의 전원층(2) 형성 공정과 동일한 공정으로 상기 전원층(2) 상에 비아 홀(1a)을 갖는 제2 절연막을 형성하고, 상기 제2 절연막 상에 제3 씨드 메탈층과 제3 메인 메탈층이 적층된 제1 신호층(3)을 형성하는 제3 단계와; 절연막(8)으로 유전율이 낮은 벤조싸이클로부텐(BCB)을 7~10㎛ 입히고 사진식각 공정으로 비아 홀(1a)을 형성한 후, 이 상태에서 씨드메탈을 스퍼터 방식으로 전 기판에 증착한 다음 감광막을 스핀 코팅하여 패터닝한 후 전기도금하여 커패시터 전극 1(7a) 및 제2 신호층(4)을 형성하는 제4 단계와; 상기 제2 신호층(4)을 포함한 전체 구조상에 고유전 절연막(9)으로 질화막(Si3N4)을 형성하고 그 위에 다음 감광막을 코팅하고, 비아 홀 마스크를 사용하여 노광 한 후 현상하여 비아 홀 패턴을 정의한 이후 건식식각(MERIE) 방법으로 질화막에 비아 홀(1a)을 형성한 다음, 이 상태에서 씨드메탈을 스퍼터 방식으로 전체 기판에 증착하고, 감광막을 스핀 코팅하여 패터닝한 후 전기도금하여 커패시터 전극 2(7b) 및 제3 신호층(5)을 형성하는 제5 단계와; 상기 제2 단계에서의 전원층(2) 형성 공정과 동일한 공정으로 상기 제3 신호층(4) 및 커패시터의 전극 2(7b) 상에 비아 홀(1a)을 갖는 제5 절연막 및 상기 제5 절연막 상에 제6 씨드 메탈층과 제6 메인 메탈층이 적층된 패드층(6)을 형성하는 제6 단계를 포함하여 이루어지는 것을 특징으로 하는 제1항의 멀티칩모듈 기판 제조방법
|
| 9 |
9
제8항에 있어서, 상기 제5 단계에서 커패시터 전극 1(7a) 및 제2 신호층(4) 위에 증착되는 질화막(Si3N4)은 두께가 0
|
| 10 |
10
제9항에 있어서, 상기 제5 단계에서 상기 질화막(Si3N4)을 증착하는 공정온도는 BCB가 90% 정도 경화되는 200℃∼250℃ 범위인 것을 특징으로 하는 멀티칩모듈 기판 제조방법
|
| 11 |
11
베이스 기판(10) 상에 제1 절연막(11), 상기 제1 절연막(11) 상에 제1 씨드 메탈층(12)과 제1 메인 메탈층(13)이 적층된 제1 메탈층(14), 제1 비아 홀을 갖는 제2 절연막(15)을 형성한 다음, 상기 제2 절연막(15) 상의 선택된 부분에 저항(18)을 형성하는 제1 단계와; 상기 저항(18)의 양단에 연결되며, 제2 씨드 메탈층(19)과 제2 메인 메탈층(21)이 적층된 제2 메탈층(22)을 상기 제2 절연막(15) 상에 형성함으로써 제1 메탈층(14), 제2 절연막(15), 제2 메탈층(22)으로 구성되는 커패시터를 형성하는 제2 단계와; 상기 저항(18)을 갖는 제2 메탈층(22)을 포함한 전체 구조상에 제2 비아 홀을 갖는 제3 절연막(23)을 형성한 후, 제3 씨드 메탈층(24)과 제3 메인 메탈층(26)이 적층된 제3 메탈층(27)을 상기 제3 절연막(23) 상에 형성하므로써, 제2 메탈층(22), 제3 절연막(23), 제3 메탈층(27)으로 구성되는 인덕터를 형성하는 제3 단계를 포함하는 것을 특징으로 하는 제2항의 멀티칩모듈 기판 제조방법
|
| 12 |
12
제11항에 있어서, 상기 제1, 제2, 제3 씨드 메탈층(12, 19, 24)은 각각 스퍼터 방식으로 상온에서 타이타늄(Ti)과 구리(Cu)를 순차적으로 증착하여 형성되는 것을 특징으로 하는 멀티칩모듈 기판 제조방법
|
| 13 |
13
제11항에 있어서, 상기 제1, 제2, 제3 메인 메탈층(13, 21, 26) 각각은 전기 도금 방식으로 상온에서 구리를 도금하여 형성되는 것을 특징으로 하는 멀티칩모듈 기판 제조방법
|
| 14 |
14
제11항에 있어서, 상기 제1, 제2 절연막(11, 15)은 유전율이 높은 질화막(Si3N4)을 증착하여 형성되고, 제3 절연막(23)은 유전율이 낮은 폴리이미드인 벤조싸이클로부텐을 상온에서 코팅하고 250℃온도에서 경화하여 형성되는 것을 특징으로 하는 멀티칩모듈 기판 제조방법
|
| 15 |
15
제11항에 있어서, 상기 저항(18)은 저항이 형성될 부분이 개방된 개방부를 갖는 감광막을 상기 제2 절연막(15) 상에 형성한 후, 서멀 에버퍼레이터 방식으로 상온에서 니켈크롬을 증착하고, 리프트-오프 공정을 통해 상기 감광막과 그 위에 증착된 상기 니켈크롬을 동시에 제거하고, 이로 인하여 상기 개방부의 상기 제2 절연막(15) 상에 존재하는 니켈크롬이 남아 형성되는 것을 특징으로 하는 멀티칩모듈 기판 제조방법
|
