실리콘 기판접합을 이용한 SOI형 반도체 기억장치의 제조방법에 있어서, 시드웨이퍼(15)상에 활성영역(43)을 정의한 후 LOCOS 방법으로 제 1 격리용 산화막(16)을 성장시키고, 상기 활성영역(43)에 제 2 격리용 산화막(17)을 형성하는 공정과, 매몰구조물과 상기 활성영역(43)을 전기적으로 연결하는 기판콘택(44a, 44b)을 형성하고 커패시터용 다결정 실리콘(18)을 증착한 후 절연막(19)을 성장시키고, 이 절연막(19)을 이용하여 커패시터(20a, 20b)의 패턴을 정의하는 공정과, 상기 커패시터(20a, 20b)가 정의된 상기 시드웨이퍼(15)에 플레이트용 다결정 실리콘(22)을 채운 후 경면처리하여 절연막(25)이 형성된 핸들웨이퍼(24)와 접합시키는 공정과, 상기 시드웨이퍼(15)를 연마하여 박막화시키는 공정과, 플레이트 다결정 실리콘 콘택영역(29)을 형성하고 플레이트 전극연결용 다결정 실리콘(30) 및 산화막(31)을 순차로 증착한 후 플레이트 전극 연결영역을 정의하는 공정과, 게이트 산화막(32)을 성장시키고 워드선용 다결정 실리콘을 증착한 후 워드선(33a, 33b)을 정의하고 LDD 방법으로 측면산화막(34)을 형성하는 공정 및 SOI(28)상에 이온주입하여 트랜지스터의 소스(37a, 37b) 및 드레인(38)을 형성하고 이어, 제 3 격리용 산화막(39)을 증착하고 드레인 콘택(40) 및 플레이트 콘택(41)을 형성한 후 워드선 전극과 비트선 전극(42a) 및 플레이트 전극(42b)을 형성하는 공정을 포함하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 커패시터 패턴 정의공정에서 상기 커패시터의 형태를 스택형 혹은 트렌치-스택 혼합형으로 정의하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 커패시터 패턴 정의공정에서 상기 커패시터용 다결정 실리콘(18)의 밑면(67)을 커패시터로 활용하기 위하여 상기 커패시터용 다결정 실리콘(18)을 경면처리하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 커패시터용 다결정 실리콘 증착공정에서 활성영역(43)과 상기 제 1 격리용 산화막(16)간의 단차를 줄이기 위하여 1차로 다결정 실리콘을 소정두께로 증착하고 평탄화 한 후 2차로 다결정 실리콘을 증착하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 제1 및 제 2 격리용 산화막(16

제 1 항에 있어서, 상기 웨이퍼 접합공정은 약 900℃ 정도의 온도에서 수행되는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 플레이트 전극연결공정은 문턱전압을 조정하기 위해 상기 활성영역(43)으로 이온을 주입하는 공정을 부가적으로 포함하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항 또는 제 5 항에 있어서, 상기 트랜지스터 형성공정에서 상기 트랜지스터의 소스(37a, 37b)는 상기 커패시터(20a, 20b)와 집적 연결되게 형성되고 상기 드레인(38)은 상기 제 2 격리용 산화막(17)상에 형성되는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 시드웨이퍼 박막화공정은 상기 제 1 격리용 산화막(16)이 나타나는 지점(27)에서 중단되는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 제 1 격리용 산화막(16)은 다음에 이어지는 공정들에서 정렬자로 사용되는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 트랜지스터의 소스를 통하여 2개의 단위셀(20)들이 연결되고 커패시터가 활성영역내에 위치하도록 하기 위해 상기 트랜지스터의 소스와 기판콘택을 상기 커패시터와 중첩시키는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 비트선 전극 형성공정에서 단위셀의 면적을 줄이기 위해 자기정렬 드레인 방법으로 드레인과 워드선 사이의 간격을 줄이는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 플레이트 전극 형성공정에서 상기 커패시터의 한쪽면 전위를 고정시키기 위해 플레이트 전극을 셀 배열 주위에 배치시키는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

제 1 항에 있어서, 상기 플레이트 전극 형성공정에서 상대적으로 두꺼운 상기 제 1 격리용 산화막(16)을 식각하지 않고 플레이트용 다결정 실리콘(22)과 전기적으로 연결하기 위하여 플레이트 영역(21)을 활성영역(43)내에 정의하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

SOI형 반도체 기억장치의 제조방법에 있어서, 시드웨이퍼(15)상에 활성영역(43)을 정의한 후 LOCOS 방법으로 제 1 격리용 산화막(16)을 성장시키고, 상기 활성영역(43)에 제 2 격리용 산화막(17)을 형성하는 공정과, 커패시터용 다결정 실리콘(18)을 증착한 후 절연막(19)을 성장시키고, 이 절연막(19)을 이용하여 커패시터(20a, 20b)의 패턴을 정의하는 공정과, 상기 커패시터(20a, 20b)가 정의된 상기 시드웨이퍼(15)에 플레이트용 다결정 실리콘(22)을 채운 후 경면처리하여 절연막(25)이 형성된 핸들웨이퍼(24)와 접합시키는 공정과, 상기 시드웨이퍼(15)를 연마하여 박막화시키는 공정과, 플레이트 다결정 실리콘 콘택영역(29)을 형성하고 플레이트 전극연결용 다결정 실리콘(30) 및 산화막(31)을 순차로 증착한 후 플레이트 전극연결영역을 정의하는 공정과, 게이트 산화막(32)을 성장시키고 워드선용 다결정 실리콘을 증착한 후 워드선(33a, 33b)을 정의하고 LDD 방법으로 측면산화막(101) 및 마스크 산화막(102)을 형성하는 공정과, 감광막(106)을 도포하고 소스패턴을 형성한 후 소스영역(103)의 실리콘(28) 및 절연막(17)을 순차로 식각하는 공정과, 전도체 박막(104)을 증착하여 상기 소스영역(103)만 채워지게 하는 공정과, 제 3 격리용 산화막(39)을 증착하고 드레인 콘택(40) 및 플레이트 콘택(41)을 형성한 후 워드선 전극과 비트선 전극(42a) 및 플레이트 전극(42b)을 형성하는 공정을 포함하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법

SOI형 반도체 기억장치의 제조방법에 있어서, 시드웨이퍼(15)상에 활성영역(43)을 정의한 후 LOCOS 방법으로 제 1 격리용 산화막(16)을 성장시키고, 상기 활성영역(43)에 제 2 격리용 산화막(17)을 형성하는 공정과, 매몰 전극용 다결정 규소막(106)과 절연막(107)을 순차로 형성하고 식각하여 커패시터를 위한 콘택홀(108a, 108b)을 형성한 후 상기 다결정 규소막(106)을 열산화시켜 측벽산화막(109a, 109b, 109c, 109d)을 형성하는 공정과, 상기 콘택홀(108a, 108b)의 상기 제 2 격리용 산화막(17)을 식각하여 상기 시드웨이퍼(15)의 표면이 노출되게 하는 공정과, 커패시터용 다결정 실리콘(18)을 증착한 후 절연막(19)을 성장시키고, 이 절연막(19)을 이용하여 커패시터(20a, 20b)의 패턴을 정의하는 공정과, 상기 커패시터(20a, 20b)가 정의된 상기 시드웨이퍼(15)에 플레이트용 다결정 실리콘(22)을 채운 후 경면처리하여 절연막(25)이 형성된 핸들웨이퍼(24)와 접합시키는 공정과, 상기 시드웨이퍼(15)를 연마하여 박막화시키는 공정과, 플레이트 다결정 실리콘 콘택영역(29)을 형성하고 플레이트 전극연결용 다결정 실리콘(30) 및 산화막(31)을 순차로 증착한 후 플레이트 전극연결영역을 정의하는 공정과, 게이트 산화막(32)을 성장시키고 워드선용 다결정 실리콘을 증착한 후 워드선(33a, 33b)을 정의하고 LDD 방법으로 측면산화막(34)을 형성하는 공정 및 SOI(28)상에 이온주입하여 트랜지스터의 소스(37a, 37b) 및 드레인(38)을 형성하고 이어, 제 3 격리용 산화막(39)을 증착하고 드레인 콘택(40) 및 플레이트 콘택(41)을 형성한 후 워드선 전극과 비트선 전극(42a) 및 플레이트 전극(42b)을 형성하는 공정을 포함하는 것을 특징으로 하는 SOI형 다이나믹 반도체 기억장치의 제조방법