| 1 |
1
스위칭 트랜지스터(Q)와 저장용 캐패시터(Co)가 수직구조로 배열되어 있는 바이폴라형 다이내믹 램에 있어서, 에미터 영역으로 사용되는 반도체 기판(1)과, 상기 반도체 기판(1)상에 형성되어 있고 또한 필드산화막(11)에 의해 서로 전기적으로 격리되어 있는 제1형의 제1불순물층(2b)과, 상기 제1불순물층(2b)상에 형성된 제2형의 베이스 영역(3)과, 상기 베이스 영역(3)상에 형성된 제1형의 제2불순물층(2a)과, 상기 제2불순물층(2a)상에 형성된 콜렉터 영역(24)과, 적층되어 있는 상기 제2불순물층(2a)과 상기 콜렉터영역(24)의 양단에 형성된 제1스페이서(8)와 상기 적층되어 있는 베이스 영역(3)과 제1스페이서(8)의 양단에 형성된 워드라인(12)과, 상기 콜렉터 영역(24)에 접촉되면서 그 위에 형성되어 있되, 절연막(17)에 의해 서로 전기적으로 격리되어 있는 캐패시터의 축적노드(19)와, 상기 축적노드(19)상부의 표면에 형성된 유전체막(21)과, 상기 유전체막(21) 및 상기 절연막(17)의 상부에 형성된 플레이트 전극(22)을 포함하는 수직구조를 갖는 바이폴라형 다이내믹 램
|
| 2 |
2
제1항에 있어서, 상기 콜렉터영역(24)과 상기 워드라인(12)이 상기 제1스페이서(8)에 의해 분리되어 지는 것을 특징으로 하는 수직구조를 갖는 바이폴라형 다이내믹 램 구조
|
| 3 |
3
제2항에 있어서, 상기 제1스페이서(8)가 산화막인것을 특징으로 하는 수직구조를 갖는 바이폴라형 다이내믹 램
|
| 4 |
4
제1항에 있어서, 베이스 콘택트가 상기 베이스 영역(3)의 측면에 형성되어서 상기 워드라인(12)에 접촉되는 것을 특징으로 하는 수직구조를 갖는 바이폴라형 다이내믹 램
|
| 5 |
5
N+기판(1)상에 N-에피택셜층(2)을 성장시킨다음 이 N-에피택셜층(2)내에 P-베이스영역(3)을 형성시킴과 동시에 상기 N-에피택셜층(2)을 상
|
| 6 |
6
제5항에 있어서, 상기 제2스페이서(10)로서 질화막이 사용되는 것을 특징으로하는 수직구조의 바이폴라형 다이내믹 램의 제조방법
|
| 7 |
7
제5항에 있어서, 상기 워드라인 형성공정은 기판전면에 걸쳐 P+폴리실리콘막(12)을 형성하고 불순물을 임플랜트하여 확산시킨뒤 N+콜렉터 영역(24)을 형성하고, 그 위에 포토레지스트막(13)을 도포하는 스텝과, 상기 질화막(4)까지 상기 P+폴리실리콘막(12)과 포토레지스트막(13)을 비등방성 건식식각한 다음 상기 포토레지스트막(13)을 제거하는 스텝과, 상기 P-폴리실리콘막(12)을 건식식각하여 워드라인을 정의하는 스텝으로 이루어지는 것을 특징으로 하는 수직구조의 바이폴라형 다이내믹 램의 제조방법
|
| 8 |
8
제5항에 있어서, 상기 평탄화용 절연막(14)으로서 CVD산화막이 사용되는 것을 특징으로 하는 수직구조의 바이폴라형 다이내믹 램의 제조방법
|
| 9 |
9
제7항에 있어서, 상기 산화막(15)은 콜렉터영역 (24)과 저장전곽(19)간의 셀프-콘택용으로 사용되어지는 것을 특징으로 하는 수직 구조의 바이폴라형 다이내믹 램의 제조방법
|
