| 1 |
1
기판;
상기 기판 위에 형성되는 게이트 스택;
상기 기판위에 위치하고, 상기 게이트 스택(stack)에 의해 일부 또는 전부가 둘러싸인 제어전극;
상기 게이트 스택 위에 형성되는 반도체 박막;
상기 반도체 박막에 형성되며, 하부 표면이 게이트 스택에 닿지 않도록 형성된 소스 및 드레인;
상기 반도체 박막 위에 형성되는 게이트 절연막; 및
상기 게이트 절연막 위에 형성되는 게이트 전극;
을 포함하며, 상기 반도체 박막에서 소스 및 드레인을 제외한 나머지 영역은 플로팅 바디인 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 2 |
2
제1항에 있어서, 상기 게이트 스택은 터널링 절연막 또는 블록킹 절연막으로 구성되거나, 터널링 절연막과 전하저장노드로 구성되거나, 전하저장노드와 블록킹 절연막으로 구성되거나, 터널링 절연막과 블록킹 절연막으로 구성되거나, 터널링 절연막, 전하저장노드 및 블록킹 절연막으로 구성되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 3 |
3
제1항에 있어서, 상기 단일 트랜지스터 플로팅 바디 디램 소자는 상기 기판에 상기 기판의 불순물 유형과 다른 불순물로 도우핑된 웰(Well)을 더 구비하고, 상기 웰을 기판 전극으로 사용하여 특정 셀 소자를 제어할 수 있도록 하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 4 |
4
제1항에 있어서, 상기 제어전극과 게이트 스택은 상기 플로팅 바디의 아래에 전체에 걸쳐 형성되거나 상기 플로팅 바디의 채널이 형성되는 영역을 포함하는 반도체 박막의 일부 영역의 아래에 형성되며,
상기 제어전극과 게이트 스택이 상기 플로팅 바디의 일부 영역의 아래에 형성되는 경우 상기 제어전극과 이를 둘러싸는 게이트 스택의 측면에 추가의 절연막을 포함하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 5 |
5
제1항에 있어서, 상기 반도체 박막의 일부는 상기 제어전극과 겹치지 않게 형성될 수 있으며, 제어전극과 겹치지 않은 영역위에 형성되는 소스 및 드레인 영역은 제어전극과 겹친 영역위에 형성되는 소스 및 드레인 영역에 비해 더 깊은 접합을 갖도록 형성되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 6 |
6
제1항에 있어서, 상기 소스 및 드레인은 상기 게이트 전극과 겹치지 않게 형성되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 7 |
7
제1항에 있어서, 상기 단일 트랜지스터 플로팅 바디 디램 소자는 상기 게이트 전극의 양 측면에 절연막으로 구성된 스페이서를 더 포함하고,
상기 소스 및 드레인은 상기 게이트 전극과 상기 스페이서가 형성된 영역을 제외한 상기 반도체 박막의 영역에만 선택적으로 에피층을 성장하여 형성하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 8 |
8
제1항에 있어서, 상기 단일 트랜지스터 플로팅 바디 디램 소자는 이웃한 소자들과의 격리를 위해 상기 게이트 스택 및 반도체 박막의 일부 또는 전체 측면에 형성된 격리 절연막을 더 구비하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 9 |
9
제1항에 있어서, 상기 단일 트랜지스터 플로팅 바디 디램 소자는 이웃한 소자와의 격리를 위하여 상기 게이트 스택 및 반도체 박막의 측면 중 하나의 측면을 제외한 측면의 일부 또는 전부에 격리 절연막을 형성하고, 격리 절연막이 형성되지 않은 하나의 측면에 소스 또는 드레인은 인접한 소자의 소스 또는 드레인과 공유하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 10 |
10
제1항에 있어서, 상기 단일 트랜지스터 플로팅 바디 디램 소자는 상기 소스와 게이트 스택 사이의 반도체 박막 영역 및 상기 드레인과 게이트 스택 사이의 반도체 박막 영역을 소스 및 드레인과 동일한 유형의 불순물로 도핑하되 도핑 농도는 소스 및 드레인보다 낮은 농도로 도핑하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 11 |
11
제10항에 있어서, 상기 소스와 게이트 스택 사이의 반도체 박막 영역 및 상기 드레인과 게이트 스택 사이의 반도체 박막 영역은 게이트 스택의 전하 저장 노드에 충전된 전하들이나 제어전극에 인가된 전압에 의해 게이트 스택위의 반도체 박막 영역에 반전층이 형성될 수 있는 농도로 도핑되는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자
|
| 12 |
12
(a) 벌크 실리콘 기판에 단결정 SiGe 박막과 Si 박막을 순차적으로 형성하는 단계;
(b) 인접한 셀과 전기적으로 격리되도록 상기 단결정 SiGe 박막과 Si 박막을 식각하는 단계;
(c) 셀 소자가 형성되는 영역의 상기 SiGe 박막을 선택적으로 제거하고 그 영역에 매몰 절연막을 채우는 단계;
(d) 반도체 기판상에 형성된 실리콘 박막에서 셀 소자의 플로팅 바디 및 소스와 드레인이 형성될 영역을 사전에 정의하는 단계;
(e) 마스크를 이용하여 상기 실리콘 박막 아래에 있는 매몰 절연막 중 상기 소스 및 드레인의 일부 영역 및 플로팅 바디가 형성될 부분의 하부 영역만을 선택적으로 제거하는 단계;
(f) 상기 매몰 절연막 중 선택적으로 제거된 영역 내에 터널링 절연막, 전하저장노드, 블록킹 절연막을 순차적으로 형성하는 단계;
(g) 상기 블록킹 절연막의 내부를 채우는 제어 전극을 형성하는 단계;
(h) 상기 소스, 드레인 및 플로팅 바디가 형성될 실리콘 박막 영역의 상부에 게이트 절연막을 형성하는 단계;
(i) 결과물의 표면에 절연막을 형성하고 콘택 및 금속배선을 형성하는 단계;
를 포함하는 단일 트랜지스터 플로팅 바디 디램 소자의 제조 방법
|
| 13 |
13
삭제
|
| 14 |
14
(a) 벌크 실리콘 웨이퍼 기판에 단결정 SiGe 박막과 실리콘 박막을 순차적으로 형성하는 단계;
(b) 인접한 셀과 전기적으로 격리되도록 상기 단결정 SiGe 박막과 Si 박막을 식각하는 단계;
(c) 상기 실리콘 박막 아래에 있는 SiGe 박막 중 일부 영역을 선택적으로 제거하되, 사전 정의된 플로팅 바디 및 일부의 소스/드레인이 형성되는 실리콘 박막 하부의 일부 또는 전부를 제거하는 단계;
(d) 상기 SiGe 박막의 제거된 영역에 터널링 절연막과 전하저장노드를 형성하는 단계;
(e) 상기 전하 저장 노드의 내부에 블록킹 절연막과 제어전극을 형성하는 단계;
(f) 남아있는 SiGe 층을 선택적으로 제거하고 절연막을 채우는 단계;
(g) 상기 소스와 드레인 및 플로팅 바디가 형성될 영역의 상부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계;
(h) 절연막을 형성하고 콘택 및 금속배선을 형성하는 단계;
를 포함하는 단일 트랜지스터 플로팅 바디 디램 소자의 제조 방법
|
| 15 |
15
제14항에 있어서, 상기 소스와 드레인 및 플로팅 바디가 형성될 영역의 상부에 게이트 절연막 및 게이트 전극을 순차적으로 형성하는 단계 이후에, 상기 게이트 전극 양 옆에 스페이서를 만들고 노출된 반도체 기판에 선택적 에피층 성장(SEG)하여 소스 및 드레인을 형성하는 단계를 추가로 구비하는 것을 특징으로 하는 단일 트랜지스터 플로팅 바디 디램 소자의 제조 방법
|
