| 1 |
1
단일 사건으로 발생한 전류 펄스의 영향을 감소시키는 내방사선 단위 모스펫에 있어서,트랜지스터의 게이트(gate) 영역 및 적어도 하나의 더미 게이트(Dummy gate) 영역을 지정하는 폴리 게이트 레이어(poly gate layer);상기 게이트 영역의 양측에 위치하는 상기 트랜지스터의 소스(source) 및 드레인(drain); 및상기 트랜지스터에 전압 인가가 가능한 더미 드레인(Dummy Drain)을 포함하는 내방사선 단위 모스펫
|
| 2 |
2
제1항에 있어서,상기 더미 드레인은 입사 방사선에 의해 발생하는 전자(Electron) 및 정공(Hole)의 흐름을 분산시키는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 3 |
3
제2항에 있어서,상기 더미 드레인은 상기 폴리 게이트 레이어에 접속되며, 상기 소스 및 드레인의 각 측면에 위치하는 내방사선 단위 모스펫
|
| 4 |
4
제1항에 있어서,상기 더미 드레인은상기 소스 및 드레인의 상단 또는 하단에 위치하는 내방사선 단위 모스펫
|
| 5 |
5
제1항에 있어서,상기 내방사선 단위 모스펫은상기 더미 드레인의 양측 외곽에서 일정 거리로 이격되어 형성되며, 상기 내방사선 단위 모스펫을 서라운드(surround)하여 형성되는 N-웰 레이어(N-well layer)를 더 포함하는 내방사선 단위 모스펫
|
| 6 |
6
제5항에 있어서,상기 N-웰 레이어는상기 소스 및 드레인과 상기 더미 드레인을 포함하는 깊이로 형성되는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 7 |
7
제6항에 있어서, 상기 내방사선 단위 모스펫은상기 N-웰 레이어에 별도로 전압을 인가할 수 있도록 구성된 N-웰 및 상기 N-웰 상의 Metal-1 비아(N-well/Metal-1 via)를 더 포함하는 내방사선 단위 모스펫
|
| 8 |
8
제7항에 있어서, 상기 N-웰 및 상기 N-웰 상의 Metal-1 비아는상기 내방사선 단위 모스펫의 외곽에 형성된 복수의 상기 N-웰 레이어 각각이 중첩되는 부분에 위치하는 내방사선 단위 모스펫
|
| 9 |
9
제5항에 있어서,상기 내방사선 단위 모스펫은 상기 N-웰 레이어의 하부에 형성된 딥 N-웰 레이어(Deep N-well layer)를 더 포함하는 내방사선 단위 모스펫
|
| 10 |
10
제9항에 있어서,상기 딥 N-웰 레이어는상기 N-웰 레이어와, 상기 소스 및 드레인, 상기 더미 드레인의 하부에 형성되며, 상기 게이트 영역을 기준으로 양측에 위치하는 상기 N-웰 레이어를 포함하는 길이로 형성되는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 11 |
11
제9항에 있어서,상기 내방사선 단위 모스펫은 상기 N-웰 레이어와, 상기 N-웰 레이어의 하부에 위치하는 상기 딥 N-웰 레이어를 이용하여 상기 트랜지스터의 소스(Source)와 드레인(Drain)으로 흐르는 단일 사건으로 발생한 전류 펄스를 분산 또는 차단하는 내방사선 단위 모스펫
|
| 12 |
12
제11항에 있어서,상기 내방사선 단위 모스펫은상기 딥 N-웰 레이어와 상기 더미 드레인 및 상기 트랜지스터의 소스(Source)와 드레인(Dain) 사이에 공핍 영역(depletion region)이 존재하며, 상기 공핍 영역의 두께는 상기 N-웰 레이어에 인가하는 전압에 의해 조정되는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 13 |
13
제1항에 있어서, 상기 내방사선 단위 모스펫은 레이아웃 수정 기술(Layout Modify Technique)을 이용하여 형성되는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 14 |
14
제1항에 있어서, 상기 내방사선 단위 모스펫은PMOS 게이트 전극패턴이 구비된 PMOS, 또는 NMOS 게이트 전극패턴이 구비된 NMOS로 구현되는 내방사선 단위 모스펫
|
| 15 |
15
폴리 실리콘(poly silicon)을 이용하여 트랜지스터의 게이트(gate) 영역을 지정하는 폴리 게이트 레이어(poly gate layer), 셀프 얼라인(self-align) 기법에 의해 상기 트랜지스터의 소스(source)와 드레인(drain) 생성을 위하여 n-타입의 높은 도핑 위치를 지정해 주는 n+ 레이어(n+ layer)와, 상기 트랜지스터의 소스와 드레인을 서라운드(surround)하여 방사선에 의한 누설 전류 경로를 차단하는 더미 폴리 게이트 레이어(Dummy poly gate layer) 및 방사선에 의한 누설전류 발생을 차단하는 P-액티브 레이어(P-active layer)와 p+ 레이어(p+ layer)를 포함하여, 단일 사건으로 발생한 전류 펄스의 영향을 감소시키는 내방사선 단위 모스펫으로서, 상기 트랜지스터에 전압 인가가 가능한 더미 드레인(Dummy Drain; DD)을 포함하는 내방사선 단위 모스펫
|
| 16 |
16
제15항에 있어서,상기 더미 드레인은상기 p+ 레이어의 외측 및 상기 P-액티브 레이어 내측에 접촉되며, 상기 소스(Source) 및 상기 드레인(Drain)의 상단 또는 하단에 위치하는 내방사선 단위 모스펫
|
| 17 |
17
제15항에 있어서,상기 내방사선 단위 모스펫은상기 더미 드레인의 양측 외곽에서 일정 거리 이격되어 형성되며, 상기 내방사선 단위 모스펫을 서라운드(surround)하여 형성되는 N-웰 레이어(N-well layer), 및 상기 N-웰 레이어의 하부에 위치하는 딥 N-웰 레이어(Deep N-well layer)에 의해 상기 트랜지스터의 소스(Source)와 드레인(Drain)으로 흐르는 단일 사건으로 발생한 전류 펄스를 분산 또는 차단하는 것을 특징으로 하는 내방사선 단위 모스펫
|
| 18 |
18
제17항에 있어서,상기 내방사선 단위 모스펫은NMOS 게이트 전극패턴이 구비된 NMOS, 또는 PMOS 게이트 전극패턴이 구비된 PMOS로 구현되는 내방사선 단위 모스펫
|
