맞춤기술찾기
이전대상기술
액상 게이트 유전체를 갖는 전계 효과 트랜지스터와 그 제작 방법
- 기술번호 : KST2014046765
- 담당센터 : 대전기술혁신센터
- 전화번호 : 042-610-2279
| 요약 | 본 발명은 액상 게이트 유전체를 가지는 전계 효과 트랜지스터의 제작 방법 및 그 구조에 관한 것으로, 상세하게는 종래 전계 효과 트랜지스터의 게이트 유전체의 역할을 액상 물질로 구성하여 교환 가능 (exchangeable) 하게 함으로써 소자의 동작으로 인한 열전자 주입(hot-carrier injection), 혹은 기타 여러 요인에 의한 게이트 유전체의 데미지를 액상 물질 교환을 통해 자기 치유가 가능 (self-curable) 하고, 여기에 더해 트랜지스터에서 발생하는 열에 의한 온도 상승 및 이로 인한 원치 않는 소자 특성 변화를 액상 물질 교환을 통한 냉각 (cooling) 효과에 의해 억제할 수 있는 전계 효과 트랜지스터의 제작 방법에 관한 것이다.본 발명에 따른 액상 게이트 유전체를 가지는 전계 효과 트랜지스터의 제작 방법은 (a) 반도체 기판에 소스 및 드레인 영역을 형성하는 단계; (b) 상기 기판에 액상 게이트 유전체 영역 설정을 위한 희생층을 형성하는 단계; (c) 상기 기판에 희생층 식각용 마스크 층을 형성, 이를 이용하여 희생층을 부분 식각하는 단계; (d) 상기 기판에 게이트 전극 층을 형성하는 단계; (e) 상기 기판에 게이트 식각용 마스크 층을 형성, 이를 이용하여 게이트 전극 층을 부분 식각하는 단계; (f) 상기 (b)에서 형성된 희생층을 선택적으로 식각하는 단계; (g) 상기 (d)의 게이트 전극 층과 반도체 채널 사이를 액상 유전체로 구성하는 단계; 를 포함한다. 여기서 상기 (a)의 소스 및 드레인 영역 형성 단계는 공정 조건에 따라 임의의 단계에서 수행될 수 있다. |
|---|---|
| Int. CL | H01L 29/78 (2006.01) H01L 21/336 (2006.01) |
| CPC | H01L 29/43(2013.01) H01L 29/43(2013.01) H01L 29/43(2013.01) |
| 출원번호/일자 | 1020100078454 (2010.08.13) |
| 출원인 | 한국과학기술원 |
| 등록번호/일자 | 10-1126048-0000 (2012.03.06) |
| 공개번호/일자 | 10-2012-0015918 (2012.02.22) 문서열기 |
| 공고번호/일자 | (20120329) 문서열기 |
| 국제출원번호/일자 | |
| 국제공개번호/일자 | |
| 우선권정보 | |
| 법적상태 | 소멸 |
| 심사진행상태 | 수리 |
| 심판사항 | |
| 구분 | 신규 |
| 원출원번호/일자 | |
| 관련 출원번호 | |
| 심사청구여부/일자 | Y (2010.08.13) |
| 심사청구항수 | 29 |
출원인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
발명자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 최양규 | 대한민국 | 대전광역시 유성구 |
| 2 | 윤준보 | 대한민국 | 대전광역시 유성구 |
| 3 | 한진우 | 대한민국 | 대전광역시 유성구 |
| 4 | 최지민 | 대한민국 | 대전광역시 유성구 |
| 5 | 이정언 | 대한민국 | 대전광역시 유성구 |
대리인
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 김성호 | 대한민국 | 서울특별시 강남구 도곡로 *** (역삼동,미진빌딩 *층)(KNP 특허법률사무소) |
최종권리자
| 번호 | 이름 | 국적 | 주소 |
|---|---|---|---|
| 1 | 한국과학기술원 | 대전광역시 유성구 |
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.08.13 | 수리 (Accepted) | 1-1-2010-0523022-10 |
| 2 | 의견제출통지서 Notification of reason for refusal |
2011.07.19 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0399514-10 |
| 3 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.09.19 | 수리 (Accepted) | 1-1-2011-0723934-04 |
| 4 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.09.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0723933-58 |
| 5 | 등록결정서 Decision to grant |
2012.03.02 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0125038-20 |
| 6 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 7 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 8 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 번호 | 청구항 |
|---|---|
| 1 |
1 반도체 디바이스의 제조방법에 있어서;(a) 반도체 기판에 채널을 사이에 두고 서로 이격된 소스 및 드레인 영역을 형성하는 단계;(b) 상기 기판상에 희생층 및 희생층 식각용 마스크 패턴을 형성하는 단계;(c) 상기 희생층 식각용 마스크 패턴을 마스크로 하여 상기 희생층을 부분 식각하는 단계;(d) 상기 기판에 게이트 전극 층 및 게이트 식각용 마스크 패턴을 형성하는 단계;(e) 상기 게이트 식각용 마스크 패턴을 마스크로 하여 상기 게이트 전극 층을 부분 식각하는 단계;(f) 상기 (c) 단계에서 형성된 상기 희생층을 식각하여 상기 게이트 전극 층과 상기 채널 사이에 갭을 형성하는 단계; 및(g) 상기 (f) 단계에서 형성된 상기 게이트 전극 층과 상기 채널 사이의 갭을 액상 물질로 구성하는 단계;를 포함하는 것을 특징으로 하는, 반도체 디바이스 제조 방법 |
| 2 |
2 제 1항에 있어서,상기 (a)단계인 소스 및 드레인 영역 형성 단계를 상기 (b)~(g) 단계 내에서 임의의 단계에 수행하는 것을 특징으로 하는반도체 디바이스 제조 방법 |
| 3 |
3 제 1항에 있어서,상기 (b)단계에서 희생층의 구성 물질, 두께, 형성 방법에 따라 게이트 유전체 층의 두께를 조절할 수 있는 것을 특징으로 하는반도체 디바이스 제조 방법 |
| 4 |
4 제 3항에 있어서,상기 희생층의 구성 물질로서 후속 희생층 식각 공정에서 다른 물질에 비해 식각 선택비(selectivity)가 높은 물질을 사용하는 것을 특징으로 하는반도체 디바이스 제조 방법 |
| 5 |
5 제 1항에 있어서,상기 (d)단계에서 화학기상증착, 물리기상증착, 스퍼터링 등의 여러 가지 증착 방법 중 하나의 방법을 이용한 게이트 전극 층 증착을 특징으로 하는 반도체 디바이스 제조 방법 |
| 6 |
6 제 5항에 있어서,상기 게이트 전극 층 물질은 폴리실리콘, 금, 및 알루미늄 중 에서 적어도 하나를 포함하는 전도성 물질을 사용하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 7 |
7 제 1항에 있어서,상기 (g)단계에서 상기 액상 물질은 비전도성인 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 8 |
8 제 1항에 있어서,상기 (g)단계에서 구성한 상기 액상 물질을 교체 가능한 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 9 |
9 제 1항에 있어서,상기 (g)단계에서 구성한 상기 액상 물질은 냉매로 활용될 수 있는 반도체 디바이스 제조 방법 |
| 10 |
10 반도체 디바이스의 제조방법에 있어서;(a) 반도체 기판에 채널을 사이에 두고 서로 이격된 소스 및 드레인 영역을 형성하는 단계;(b) 상기 채널과 일정한 간격을 유지하는 갭이 형성되도록 게이트 전극 층을 형성하는 단계;(c) 상기 기판을 평탄화 공정을 통하여 이중 게이트 구조를 형성하는 단계;(d) 상기 기판에 게이트 식각용 마스크 패턴을 형성하는 단계;(e) 상기 게이트 식각용 마스크 패턴을 마스크로 하여 상기 게이트 전극 층을 식각하는 단계; 및(f) 상기 (b) 단계에서 형성된 상기 게이트 전극 층과 상기 채널 사이의 갭을 액상 물질로 구성하는 단계;를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 11 |
11 제 10항에 있어서,상기 (a)단계인 소스 및 드레인 영역 형성 단계를 상기 (b)~(f) 단계 내에서 임의의 단계에 수행하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 12 |
12 제 10항에 있어서,상기 (b)단계에서 화학기상증착, 물리기상증착, 및 스퍼터링을 포함하는 증착 방법 중 하나의 방법을 이용하여 상기 게이트 전극 층을 증착하는 것을 특징으로 하는 액상 게이트 유전체를 갖는 전계 효과 트랜지스터와 그 제작 방법 |
| 13 |
13 제 12항에 있어서,상기 게이트 전극 층 물질은 폴리실리콘, 금, 및 알루미늄중 적어도 하나의 물질을 포함하는 전도성 물질을 사용하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 14 |
14 제 10항에 있어서,상기 (c)단계에서 화학기계연막을 포함하는 평탄화 방법 중 하나의 방법으로 표면 평탄화를 수행하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 15 |
15 제 14항에 있어서,상기 표면 평탄화 공정의 용이성을 위하여 상기 (b)단계 상기 게이트 층 형성 이전에 에치 스탑 층을 형성하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 16 |
16 제 10항에 있어서,상기 (f)단계에서 상기 액상 물질은 비전도성인것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 17 |
17 제 10항에 있어서,상기 (f)단계에서 구성한 상기 액상 물질은 교체 가능한 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 18 |
18 제 10항에 있어서,상기 (f)단계에서 구성한 상기 액상 물질은 냉매로 활용되는 반도체 디바이스 제조 방법 |
| 19 |
19 반도체 디바이스의 제조방법에 있어서;(a) 반도체 기판에 채널을 사이에 두고 서로 이격된 소스 및 드레인 영역을 형성하는 단계;(b) 상기 기판 상에 희생층을 형성하는 단계;(c) 상기 기판 상에 게이트 전극 층을 형성하는 단계;(d) 상기 기판을 평탄화 공정을 통하여 이중 게이트 구조를 형성하는 단계;(e) 상기 기판에 게이트 식각용 마스크 패턴을 형성하는 단계;(f) 상기 게이트 식각용 마스크 패턴을 마스크로 하여 게이트 전극 층을 식각하는 단계;(g) 상기 (b) 단계에서 형성된 상기 희생층을 부분 식각하여 상기 게이트 전극 층과 상기 채널 사이에 갭을 형성하는 단계; 및(h) 상기 (g) 단계에서 형성된 상기 게이트 전극 층과 상기 채널 사이의 갭을 액상 물질로 구성하는 단계; 를 포함하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 20 |
20 제 19항에 있어서,상기 (a)단계인 소스 및 드레인 영역 형성 단계를 상기 (b)~(f) 단계 내에서 임의의 단계에 수행하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 21 |
21 제 19항에 있어서,상기 (b)단계에서 희생층의 구성 물질, 두께, 형성 방법에 따라 게이트 유전체 층의 두께를 조절할 수 있는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 22 |
22 제 21항에 있어서,상기 희생층의 구성 물질로서 후속 희생층 식각 공정에서 다른 물질에 비해 식각 선택비(selectivity)가 높은 물질을 사용하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 23 |
23 제 19항에 있어서,상기 (c)단계에서 화학기상증착, 물리기상증착, 및 스퍼터링을 포함하는 증착 방법 중 하나의 방법을 이용한 게이트 전극 층 증착을 특징으로 하는 반도체 디바이스 제조 방법 |
| 24 |
24 제 23항에 있어서,상기 게이트 전극 층 물질은 폴리실리콘, 금, 알루미늄중 적어도 하나의 물질을 포함하는 전도성 물질을 사용하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 25 |
25 제 19항에 있어서,상기 (d)단계에서 화학기계연막을 포함하는 표면 평탄화 방법 중 하나의 방법으로 표면 평탄화를 수행하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 26 |
26 제 25항에 있어서,표면 평탄화 공정의 용이성을 위하여 상기 (c)단계 게이트 전극 층 형성 이전에 에치 스탑 층을 형성하는 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 27 |
27 제 19항에 있어서,상기 (h)단계에서 상기 액상 물질은 비전도성인 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 28 |
28 제 1항에 있어서,상기 (h)단계에서 구성한 액상 물질은 교체가능한 것을 특징으로 하는 반도체 디바이스 제조 방법 |
| 29 |
29 제 1항에 있어서,상기 (h)단계에서 구성한 상기 액상 물질은 냉매로 활용될 수 있는 반도체 디바이스 제조 방법 |
| 지정국 정보가 없습니다 |
|---|
| 패밀리정보가 없습니다 |
|---|
| 국가 R&D 정보가 없습니다. |
|---|
- 본 등록정보는 참고용으로 법적증빙자료로 사용할 수 없습니다.
- 데이터 이관에 따른 소요기간(1일)으로 인하여 등록원부와 일부 차이가 발생할 수 있으며, 일부 정보(부기, 상세 주소 등)를 제공하지 않고 있습니다.
- 법적증빙자료로 활용하시거나 더 자세한 정보를 보시려면 등록원부를 발급받아 사용하시기 바랍니다.
| 특허 등록번호 | 10-1126048-0000 |
|---|
권리란
| 표시번호 | 사항 |
|---|---|
| 1 |
출원 연월일 : 20100813 출원 번호 : 1020100078454 공고 연월일 : 20120329 공고 번호 : 특허결정(심결)연월일 : 20120302 청구범위의 항수 : 29 유별 : H01L 21/336 발명의 명칭 : 액상 게이트 유전체를 갖는 전계 효과 트랜지스터와 그 제작 방법 존속기간(예정)만료일 : 20160307 |
특허권자란
| 순위번호 | 사항 |
|---|---|
| 1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
등록료란
| 제 1 - 3 년분 | 금 액 | 588,000 원 | 2012년 03월 07일 | 납입 |
| 제 4 년분 | 금 액 | 474,600 원 | 2015년 02월 26일 | 납입 |
- 본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
- 정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
- 해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.
| 번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
|---|---|---|---|---|
| 1 | [특허출원]특허출원서 | 2010.08.13 | 수리 (Accepted) | 1-1-2010-0523022-10 |
| 2 | 의견제출통지서 | 2011.07.19 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0399514-10 |
| 3 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.09.19 | 수리 (Accepted) | 1-1-2011-0723934-04 |
| 4 | [명세서등 보정]보정서 | 2011.09.19 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0723933-58 |
| 5 | 등록결정서 | 2012.03.02 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0125038-20 |
| 6 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
| 7 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
| 8 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
| 9 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
| 10 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
| 11 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
| 12 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
| 기술번호 | KST2014046765 |
|---|---|
| 자료제공기관 | NTB |
| 기술공급기관 | 한국과학기술원 |
| 기술명 | 액상 게이트 유전체를 갖는 전계 효과 트랜지스터와 그 제작 방법 |
| 기술개요 |
본 발명은 액상 게이트 유전체를 가지는 전계 효과 트랜지스터의 제작 방법 및 그 구조에 관한 것으로, 상세하게는 종래 전계 효과 트랜지스터의 게이트 유전체의 역할을 액상 물질로 구성하여 교환 가능 (exchangeable) 하게 함으로써 소자의 동작으로 인한 열전자 주입(hot-carrier injection), 혹은 기타 여러 요인에 의한 게이트 유전체의 데미지를 액상 물질 교환을 통해 자기 치유가 가능 (self-curable) 하고, 여기에 더해 트랜지스터에서 발생하는 열에 의한 온도 상승 및 이로 인한 원치 않는 소자 특성 변화를 액상 물질 교환을 통한 냉각 (cooling) 효과에 의해 억제할 수 있는 전계 효과 트랜지스터의 제작 방법에 관한 것이다.본 발명에 따른 액상 게이트 유전체를 가지는 전계 효과 트랜지스터의 제작 방법은 (a) 반도체 기판에 소스 및 드레인 영역을 형성하는 단계; (b) 상기 기판에 액상 게이트 유전체 영역 설정을 위한 희생층을 형성하는 단계; (c) 상기 기판에 희생층 식각용 마스크 층을 형성, 이를 이용하여 희생층을 부분 식각하는 단계; (d) 상기 기판에 게이트 전극 층을 형성하는 단계; (e) 상기 기판에 게이트 식각용 마스크 층을 형성, 이를 이용하여 게이트 전극 층을 부분 식각하는 단계; (f) 상기 (b)에서 형성된 희생층을 선택적으로 식각하는 단계; (g) 상기 (d)의 게이트 전극 층과 반도체 채널 사이를 액상 유전체로 구성하는 단계; 를 포함한다. 여기서 상기 (a)의 소스 및 드레인 영역 형성 단계는 공정 조건에 따라 임의의 단계에서 수행될 수 있다. |
| 개발상태 | 기술개발완료 |
| 기술의 우수성 | |
| 응용분야 | 반도체 소자 |
| 시장규모 및 동향 | |
| 희망거래유형 | 기술매매,라이센스, |
| 사업화적용실적 | |
| 도입시고려사항 |
| 과제고유번호 | 1345120280 |
|---|---|
| 세부과제번호 | 2007-0056950 |
| 연구과제명 | 나노소자를 위한 trans-scale 융합 기술 개발 |
| 성과구분 | 출원 |
| 부처명 | 교육과학기술부 |
| 연구관리전문기관명 | 한국연구재단 |
| 연구주관기관명 | 한국과학기술원 |
| 성과제출연도 | 2010 |
| 연구기간 | 200707~201206 |
| 기여율 | 1 |
| 연구개발단계명 | 기초연구 |
| 6T분류명 | NT(나노기술) |
특허성과
| [1020100110355] | 상보적 나노 구조 광전도체, 이를 포함한 광인버터 및 이들의 제조 방법 | 새창보기 |
|---|---|---|
| [1020100078454] | 액상 게이트 유전체를 갖는 전계 효과 트랜지스터와 그 제작 방법 | 새창보기 |
| [1020100075800] | 코팅막 | 새창보기 |
| [1020100070060] | 광유도 전하전달 물질을 이용한 나노 구조 광센서 | 새창보기 |
| [1020100036741] | 전계효과 트랜지스터의 게이트 유기 드레인 누설전류를 이용한 바이오센서 및 그 제조방법 | 새창보기 |
| [1020100019832] | 전계효과 트랜지스터를 이용한 바이오센서 및 그 제조방법 | 새창보기 |
| [1020100017158] | 다중 적층 나노갭 구조 및 그 제조방법 | 새창보기 |
| [1020100009076] | 열구동 전자종이화면 장치 및 그 제조방법 | 새창보기 |
| [1020080049992] | 비휘발성 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
| [1020070139603] | 반도체 메모리 소자 및 그 제조방법 | 새창보기 |
중요키워드
| [KST2015117076][한국과학기술원] | 수직형 트랜지스터 소자 | 새창보기 |
|---|---|---|
| [KST2015111493][한국과학기술원] | 나노결정을 이용한 비휘발성 기억소자 형성방법 | 새창보기 |
| [KST2015118986][한국과학기술원] | 금속 절연체 전이를 이용한 트랜지스터 및 이를 제조하는 방법 | 새창보기 |
| [KST2015115411][한국과학기술원] | 복층의 게이트 절연층을 구비한 그래핀 전자 소자 | 새창보기 |
| [KST2015117722][한국과학기술원] | 수직 트랜지스터 소오스(또는 드레인)와 벌크 영역 내의 트랩 전하를 완전히 제거하기 위한 방법 | 새창보기 |
| [KST2015113263][한국과학기술원] | 수직 트랜지스터의 자기 정렬 컨택 형성방법 및 컨택홀을 포함하는 수직 트랜지스터 | 새창보기 |
| [KST2015117237][한국과학기술원] | 융기된 소스/드레인 구조를 갖는 모스 트랜지스터 및 이의제조 방법 | 새창보기 |
| [KST2015119399][한국과학기술원] | Ultra-Thin FinFET 제조 방법 및 이를 이용하여 제조된 Ultra-Thin FinFET. | 새창보기 |
| [KST2015114266][한국과학기술원] | 박막 트랜지스터 및 이의 제조 방법 | 새창보기 |
| [KST2015112353][한국과학기술원] | 쇼트키―장벽 트랜지스터의 제조 방법 | 새창보기 |
| [KST2019024102][한국과학기술원] | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 | 새창보기 |
| [KST2015116751][한국과학기술원] | 금속 산화물 반도체 전계효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2014047126][한국과학기술원] | 레이저를 이용한 반도체 소자 제조방법, 이에 의햐여 제조된 그래핀 반도체 및 그래핀 트랜지스터 | 새창보기 |
| [KST2015118327][한국과학기술원] | 실리콘 핀과 바디가 채널로 형성된 전계 효과트랜지스터의 제작 방법 및 그 구조 | 새창보기 |
| [KST2015114843][한국과학기술원] | 반도체 필라의 제조방법 및 반도체 필라가 구비된 전계효과트랜지스터 | 새창보기 |
| [KST2014065445][한국과학기술원] | 에스오엔 모스 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2015112280][한국과학기술원] | 실리콘 채널 전면에 게이트가 형성된 3차원 전계 효과트랜지스터 제작 방법 및 그 구조 | 새창보기 |
| [KST2015116713][한국과학기술원] | 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015114447][한국과학기술원] | 수직 구조를 갖는 독립적 및 대칭적인 이중 게이트 구조를 이용한 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| [KST2015112314][한국과학기술원] | 분자소자와 바이오 센서를 위한 나노갭 또는 나노 전계효과 트랜지스터 제작방법 | 새창보기 |
| [KST2022017541][한국과학기술원] | 양극 접합이 삽입된 게이트 메모리 소자 및 그 제조 방법 | 새창보기 |
| [KST2015112588][한국과학기술원] | 고전력을 위한 내부전계전극을 갖는 갈륨나이트라이드기반의 고전자 이동도 트랜지스터 구조 | 새창보기 |
| [KST2015112276][한국과학기술원] | 둥근 실리콘 나노와이어를 이용한 다중 게이트 전계효과트랜지스터 제조 방법 및 그 구조 | 새창보기 |
| [KST2015117246][한국과학기술원] | 이층 구조로 된 핀 전계 효과 트랜지스터 및 씨모스인버터의 형성 방법 및 그 구조 | 새창보기 |
| [KST2015115362][한국과학기술원] | 비공유 기능화된 탄소나노튜브 및 그의 제조 방법, 상기 비공유 기능화된 탄소나노튜브를 이용한 복합체 및 상기 복합체를 이용한 유기박막트랜지스터 | 새창보기 |
| [KST2015115358][한국과학기술원] | 패턴 형성방법 및 이를 적용한 투명전극, 터치스크린, 태양전지, 마이크로 히터, 투명 박막 트랜지스터, 플렉서블 디스플레이 패널, 플렉서블 태양전지, 전자책, 박막 트랜지스터, 전자파 차폐시트, 플렉서블 인쇄회로기판 | 새창보기 |
| [KST2022020898][한국과학기술원] | 전기적 부유 상태를 이용한 벌크 실리콘 기판 상의 난수 발생기 | 새창보기 |
| [KST2022017545][한국과학기술원] | 3차원 게이트 올 어라운드 구조의 수평형 및 수직형 나노시트 채널을 갖는 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
| [KST2015115211][한국과학기술원] | 물리 공극을 갖는 그래핀 소자 | 새창보기 |
| [KST2015119312][한국과학기술원] | 독립적으로 구동이 가능하고 다른 일함수를 가지는 이중 게이트 구조를 포함하는 전자-정공 이중층 터널 전계 효과 트랜지스터 및 그 제조 방법 | 새창보기 |
| 심판사항 정보가 없습니다 |
|---|