요약 | 이 발명은 전기도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 전기도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다. 또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다. |
---|---|
Int. CL | H01L 23/48 (2006.01) H01L 21/60 (2006.01) H01L 23/12 (2006.01) |
CPC | |
출원번호/일자 | 1020100060368 (2010.06.25) |
출원인 | 한국과학기술원, 한국기계연구원 |
등록번호/일자 | 10-1130313-0000 (2012.03.19) |
공개번호/일자 | 10-2012-0000178 (2012.01.02) 문서열기 |
공고번호/일자 | (20120326) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2010.06.25) |
심사청구항수 | 3 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
2 | 한국기계연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 유중돈 | 대한민국 | 대전광역시 유성구 |
2 | 김선락 | 대한민국 | 대전광역시 유성구 |
3 | 박아영 | 대한민국 | 대전광역시 유성구 |
4 | 이재학 | 대한민국 | 대전광역시 유성구 |
5 | 송준엽 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 전영일 | 대한민국 | 광주 북구 첨단과기로***번길**, ***호(오룡동)(특허법인세아 (광주분사무소)) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대전광역시 유성구 | |
2 | 한국기계연구원 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2010.06.25 | 수리 (Accepted) | 1-1-2010-0409225-29 |
2 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.04.08 | 수리 (Accepted) | 4-1-2011-5069919-31 |
3 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2011.04.08 | 수리 (Accepted) | 4-1-2011-5069914-14 |
4 | 의견제출통지서 Notification of reason for refusal |
2011.08.22 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0470785-76 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2011.10.19 | 수리 (Accepted) | 1-1-2011-0817275-40 |
6 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2011.11.22 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0923320-16 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2011.11.22 | 수리 (Accepted) | 1-1-2011-0923319-70 |
8 | 등록결정서 Decision to grant |
2011.12.19 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0748722-08 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.11.28 | 수리 (Accepted) | 4-1-2017-5193093-72 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 칩의 상면 및 하면으로 돌출되는 금속 패드와 금속 범프를 각각 갖는 복수의 실리콘 관통전극(TSV : Through-Silicon Via)을 구비한 칩 복수개를 상기 금속 패드와 상기 금속 범프가 서로 접촉하도록 정렬하는 단계와, 상기 정렬된 복수의 칩을 전해액이 채워진 도금조 내에 넣고, 제일 외측에 위치하는 칩의 TSV에 전원을 접속시키는 단계, 및 상기 전원에서 전류를 인가하여 상기 전원에 연결된 금속부재에 의해 서로 접촉하는 상기 금속 패드와 상기 금속 범프의 주위에 금속층을 도금해, 상기 금속 범프와 상기 금속 패드를 서로 접합하는 금속 접합부를 형성함으로써, 상기 복수의 칩을 서로 접합하는 단계를 포함하며, 상기 금속 범프는 그 끝 부분이 뾰족한 원추형 형상인 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법 |
2 |
2 청구항 1에 있어서, 상기 제일 외측에 위치하는 칩의 TSV는 상기 전원에 연결된 금속판을 매개로 상기 전원에 접속되는 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법 |
3 |
3 삭제 |
4 |
4 삭제 |
5 |
5 삭제 |
6 |
6 청구항 1 또는 청구항 2에 있어서, 상기 금속 부재는 구리(Cu), 금(Au), 은(Ag), 니켈(Ni), 주석(Sn), 납(Pb) 중 어느 하나인 것을 특징으로 하는 전기도금을 이용한 적층 칩의 접합 방법 |
7 |
7 삭제 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 산업기술연구회 | 한국기계연구원 | 차세대 반도체 MCP 핵심기술 개발 | 차세대 반도체 MCP 핵심기술 개발 |
특허 등록번호 | 10-1130313-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20100625 출원 번호 : 1020100060368 공고 연월일 : 20120326 공고 번호 : 특허결정(심결)연월일 : 20111219 청구범위의 항수 : 3 유별 : H01L 23/48 발명의 명칭 : 전기도금을 이용한 적층 칩의 접합 방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국기계연구원 대전광역시 유성구... |
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 81,000 원 | 2012년 03월 20일 | 납입 |
제 4 년분 | 금 액 | 106,000 원 | 2014년 12월 30일 | 납입 |
제 5 년분 | 금 액 | 106,000 원 | 2015년 12월 08일 | 납입 |
제 6 년분 | 금 액 | 74,200 원 | 2016년 12월 14일 | 납입 |
제 7 년분 | 금 액 | 149,800 원 | 2017년 12월 04일 | 납입 |
제 8 년분 | 금 액 | 107,000 원 | 2018년 12월 11일 | 납입 |
제 9 년분 | 금 액 | 107,000 원 | 2019년 12월 10일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2010.06.25 | 수리 (Accepted) | 1-1-2010-0409225-29 |
2 | 출원인정보변경(경정)신고서 | 2011.04.08 | 수리 (Accepted) | 4-1-2011-5069919-31 |
3 | 출원인정보변경(경정)신고서 | 2011.04.08 | 수리 (Accepted) | 4-1-2011-5069914-14 |
4 | 의견제출통지서 | 2011.08.22 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0470785-76 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2011.10.19 | 수리 (Accepted) | 1-1-2011-0817275-40 |
6 | [명세서등 보정]보정서 | 2011.11.22 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2011-0923320-16 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2011.11.22 | 수리 (Accepted) | 1-1-2011-0923319-70 |
8 | 등록결정서 | 2011.12.19 | 발송처리완료 (Completion of Transmission) | 9-5-2011-0748722-08 |
9 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
10 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
11 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
12 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 | 2017.11.28 | 수리 (Accepted) | 4-1-2017-5193093-72 |
14 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
15 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
16 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술번호 | KST2015002551 |
---|---|
자료제공기관 | NTB |
기술공급기관 | 한국과학기술원 |
기술명 | 전기도금을 이용한 적층 칩의 접합 방법 |
기술개요 |
이 발명은 전기도금 공정을 이용하여 TSV(Through-Silicon Via)가 가공된 복수의 칩이 적층된 적층 칩을 접합하는 방법에 관한 것으로서, 복수의 칩을 정렬한 상태에서 전기도금 공정을 이용하여 TSV 주위를 도금하여 금속 접합부를 형성함으로써, 복수의 칩을 서로 접합한다. 이 발명은 전기도금을 이용하여 TSV가 형성된 적층 칩의 금속 범프를 동시에 접합할 수 있으므로 가공 공정이 단순하고 생산성이 높은 장점이 있다. 또한, 이 발명은 저온에서 도금에 의해 접합부를 형성함에 따라 잔류응력과 변형이 발생하지 않으므로 신뢰성이 높은 접합부를 형성할 수 있고, 전기도금으로 금속 접합부를 형성하므로 전기 전도도와 접합 강도가 우수한 장점이 있다. |
개발상태 | 기타 |
기술의 우수성 | |
응용분야 | - DRAM 및 Flash memory 3차원 적층 분야 - 스마트폰의 고집적 메모리 및 로직 IC 분야 - 메모리 반도체 및 시스템 반도체 분야 |
시장규모 및 동향 | |
희망거래유형 | |
사업화적용실적 | |
도입시고려사항 | 개발기간 (-)년 / 소요비용 (-)억원 |
과제고유번호 | 1345086672 |
---|---|
세부과제번호 | OD0120 |
연구과제명 | 차세대 반도체 MCP 핵심기술개발 |
성과구분 | 등록 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 교육과학기술부 |
연구주관기관명 | 한국기계연구원 |
성과제출연도 | 2008 |
연구기간 | 200812~201402 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345086672 |
---|---|
세부과제번호 | OD0120 |
연구과제명 | 차세대 반도체 MCP 핵심기술개발 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 교육과학기술부 |
연구주관기관명 | 한국기계연구원 |
성과제출연도 | 2008 |
연구기간 | 200812~201402 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
[1020110123088] | 나노 와이어 그리드 편광자의 제조 방법 | 새창보기 |
---|---|---|
[1020110117076] | 성에 형성 장치, 이를 포함하는 레이저 가공 시스템 및 이를 이용한 레이저 가공 방법 | 새창보기 |
[1020110081459] | 수평형 박막 열전모듈의 제조방법 및 이에 의해 제조된 수평형 박막 열전모듈 | 새창보기 |
[1020110068845] | 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법 | 새창보기 |
[1020110050066] | 진공 척 | 새창보기 |
[1020110032715] | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 | 새창보기 |
[1020110032714] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
[1020110029499] | 구리 이온 드리프트의 측정을 위한 구조체 및 이를 이용한 구리 이온 드리프트의 측정 방법 | 새창보기 |
[1020110013797] | 관통형 실리콘 비아의 가공방법 및 그에 의해 제조된 반도체 칩 | 새창보기 |
[1020110011002] | 열전모듈 제조방법 및 이를 이용하여 제조한 열전모듈 | 새창보기 |
[1020110002649] | 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법 | 새창보기 |
[1020100132657] | 레이저 가공 시스템 및 이를 이용한 레이저 가공 방법 | 새창보기 |
[1020100129142] | 반도체 장치의 형성 방법 및 이에 의해 형성된 반도체 장치 | 새창보기 |
[1020100122321] | 부가 반응형 점착제 조성물의 제조방법 | 새창보기 |
[1020100122320] | 고분자 측쇄에 비닐기를 함유하는 아크릴계 점착제 조성물의 제조방법 | 새창보기 |
[1020100103556] | 점착제 조성물 및 이의 제조방법 | 새창보기 |
[1020100087845] | 관통 비아홀 외부로 돌출된 필링금속을 이용한 웨이퍼 적층방법 | 새창보기 |
[1020100082572] | 방사선 박리형 점착제 조성물 및 반도체 웨이퍼 가공용 점착시트 | 새창보기 |
[1020100060368] | 전기도금을 이용한 적층 칩의 접합 방법 | 새창보기 |
[1020100060368] | 전기도금을 이용한 적층 칩의 접합 방법 | 새창보기 |
[1020100054444] | 신규 에폭시 화합물 및 난연성 에폭시 수지 조성물 | 새창보기 |
[1020100012350] | 유도가열을 이용한 웨이퍼 관통 비아홀 내의 금속 필링 장치 및 이를 이용한 필링방법 | 새창보기 |
[1020100008002] | 웨이퍼 관통 비아홀 내의 금속 필링 장치 및 이를 이용한 필링 방법 | 새창보기 |
[1020100003057] | 수평형 박막 열전모듈의 제조방법 및 이를 이용한 발열소자 패키지 | 새창보기 |
[1020090132583] | 미세 이동 유닛을 이용한 마이크로 패터닝 장치와 방법 | 새창보기 |
[1020090102387] | 열전모듈 제조기술 | 새창보기 |
[1020090078523] | 균일가압장치 | 새창보기 |
[1020090078523] | 균일가압장치 | 새창보기 |
[1020090072326] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[1020090072326] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[1020090029081] | 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법 | 새창보기 |
[KST2015115000][한국과학기술원] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
---|---|---|
[KST2015118695][한국과학기술원] | 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법 | 새창보기 |
[KST2015118929][한국과학기술원] | 금속 스터드 스택 또는 칼럼을 이용한 플립칩 접속방법 및전자회로기판 | 새창보기 |
[KST2014063098][한국과학기술원] | 플렉서블 소자 | 새창보기 |
[KST2014011567][한국과학기술원] | 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제 방법 및 이에 의해 제조된 전자패키지 | 새창보기 |
[KST2015112651][한국과학기술원] | 플립칩 어셈블리의 제조방법 | 새창보기 |
[KST2015116221][한국과학기술원] | 솔더 포일을 이용한 웨이퍼 레벨 접합 방법 | 새창보기 |
[KST2016006614][한국과학기술원] | 소프트리소그래피를 이용한 경사진 관통 구멍을 구비한 구조체의 제조방법(A method of forming structures with tapered opening using soft lithographic approach) | 새창보기 |
[KST2015002501][한국과학기술원] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[KST2015115145][한국과학기술원] | 반도체소자의 범프 전극 구조 및 그 제조방법 | 새창보기 |
[KST2015113076][한국과학기술원] | 스트립범프를 이용한 고상접합방법 | 새창보기 |
[KST2015112847][한국과학기술원] | ACF/NCF 이중층을 이용한 웨이퍼 레벨 플립칩패키지의 제조방법 | 새창보기 |
[KST2015112842][한국과학기술원] | 패드가 구비된 반도체 패키지 | 새창보기 |
[KST2015115247][한국과학기술원] | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 | 새창보기 |
[KST2015112222][한국과학기술원] | 다원계 솔더범프의 제조방법 | 새창보기 |
[KST2015111675][한국과학기술원] | 무전해도금법을 이용한 전도성 폴리머 플립칩 접속용 범프 형성방법 | 새창보기 |
[KST2014039805][한국과학기술원] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[KST2015115248][한국과학기술원] | 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 | 새창보기 |
[KST2014011489][한국과학기술원] | 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및 이의 접합 방법 | 새창보기 |
[KST2015112552][한국과학기술원] | 솔더범프 및 솔더볼 형성 장치 및 방법 | 새창보기 |
[KST2015113795][한국과학기술원] | 전도성 패턴 필름 및 이것의 접합 방법 | 새창보기 |
[KST2016011609][한국과학기술원] | 기능성 금속산화물의 솔더링 방법 및 이에 의해 제조된 전자소자(Functionalized metal oxide soldering methods and UV sensor manufactured thereof) | 새창보기 |
[KST2015118537][한국과학기술원] | 전기력을 이용한 균일한 미세 솔더볼 제조 방법 및 장치 | 새창보기 |
[KST2015113187][한국과학기술원] | 접착제의 발열 온도 조절을 통한 전자부품간 접속 방법 | 새창보기 |
[KST2015112221][한국과학기술원] | 솔더제팅법을 이용한 다원계 솔더범프의 제조방법 | 새창보기 |
[KST2015111695][한국과학기술원] | 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 UBM 형성방법 | 새창보기 |
[KST2015112942][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
[KST2015114975][한국과학기술원] | 패키징 기술을 이용한 플렉서블 소자 | 새창보기 |
[KST2015117978][한국과학기술원] | ACF/NCF 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법 | 새창보기 |
[KST2015118894][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|