1 |
1
반도체층 내에 형성된 딥 엔웰 영역(Deep N-Well Region);상기 딥 엔웰 영역 상에 형성된 엔+ 영역(N+ Region); 및상기 엔+ 영역 상에 형성되고, 접지패드를 포함하는 그라운드(Ground)부를 포함하고,상기 엔+영역과는 이격되어 상기 딥 엔웰 영역 상에 형성된 소자분리영역(Shallow Trench Isolation Region, STI Region); 상기 소자분리영역 상에 형성되고, 신호패드를 포함하는 신호(Signal)입력부; 및상기 접지패드 및 상기 신호패드가 표면에 노출되도록 상기 신호입력부와 상기 그라운드부를 매립하여 상기 반도체층 상에 형성된 아이엠디층(Inter Metal Dielectric layer, IMD layer)를 더 포함하는, 패드가 구비된 반도체 패키지
|
2 |
2
삭제
|
3 |
3
제1항에 있어서, 상기 신호입력부는,상기 신호패드의 하부에 적층된 다수의 금속층(Metal Layer) 및 상기 다수의 금속층을 연결하는 비아(via)를 포함하는, 패드가 구비된 반도체 패키지
|
4 |
4
제1항에 있어서, 상기 신호패드의 면적은,상기 소자분리영역의 면적보다 작게 형성된, 패드가 구비된 반도체 패키지
|
5 |
5
제1항에 있어서,상기 신호패드는,원형 또는 다각형으로 형성된, 패드가 구비된 반도체 패키지
|
6 |
6
제1항에 있어서, 상기 그라운드부는,상기 접지패드의 하부에 적층된 다수의 금속층(Metal Layer) 및 상기 다수의 금속층을 연결하는 비아(via)를 포함하는, 패드가 구비된 반도체 패키지
|
7 |
7
반도체층 내에 형성된 딥 엔웰 영역(Deep N-Well Region);상기 딥 엔웰 영역 상에 형성된 엔+ 영역(N+ Region); 및상기 엔+ 영역 상에 형성되고, 접지패드를 포함하는 그라운드(Ground)부를 포함하고,상기 엔+영역과는 이격되어 상기 딥 엔웰 영역 상에 형성된 소자분리영역(Shallow Trench Isolation Region, STI Region); 상기 소자분리영역과 절연되도록 상기 소자분리영역 상에 형성되고, 신호패드를 포함하는 신호(Signal)입력부; 및상기 접지패드 및 상기 신호패드가 표면에 노출되도록 상기 신호입력부와 상기 그라운드부를 매립하여 상기 반도체층 상에 형성된 아이엠디층(Inter Metal Dielectric layer, IMD layer)을 더 포함하는, 패드가 구비된 반도체 패키지
|
8 |
8
제7항에 있어서, 상기 신호입력부는,상기 신호패드의 하부에 적층된 다수의 금속층(Metal Layer) 및 상기 다수의 금속층을 연결하는 비아(via)를 포함하되 상기 패드가 외부에 노출되는, 패드가 구비된 반도체 패키지
|
9 |
9
제7항에 있어서, 상기 신호패드 면적은,상기 소자분리영역의 면적보다 작게 형성된, 패드가 구비된 반도체 패키지
|
10 |
10
제7항에 있어서,상기 신호패드는,원형 또는 다각형으로 형성된, 패드가 구비된 반도체 패키지
|