| 1 |
1
비아 홀의 내면에, 금(Au), 니켈(Ni), 구리(Cu), 백금(Pt), 은(Ag) 및 아연(Zn)으로 구성되는 그룹 중에서 선택된 하나의 금속을 증착하여 씨앗층을 형성하는 단계;
상기 씨앗층의 상부에 아연 또는 아연합금으로 도금된 도금층을 형성하는 단계; 및
상기 도금층의 아연 또는 아연합금의 녹는점을 초과하는 온도인 420℃를 초과하는 온도 상에서 상기 도금층에 열 구배를 가하고, 상기 아연 또는 아연합금이 비아홀 내부로 흘러들어가도록 압력을 가하여 비아홀을 모두 채우는 단계를 포함하는 비아 형성 방법
|
| 2 |
2
제 1항에 있어서,
상기 도금층을 형성하는 단계 후에, 상기 도금층의 상부에 형성된 산화막을 에칭액 또는 연마법으로 제거하는 단계를 더 포함하는 것을 특징으로 하는 비아 형성 방법
|
| 3 |
3
삭제
|
| 4 |
4
제 1 항에 있어서,
상기 아연합금은 주석아연(Sn-Zn), 비스무스아연(Bi-Zn) 또는 인듐아연(In-Zn)을 포함하는 것을 특징으로 하는 비아 형성 방법
|
| 5 |
5
제 4 항에 있어서,
상기 주석아연(Sn-Zn)의 주석(Sn) 비율은 30~99wt%, 비스무스아연(Bi-Zn)의 비스무스(Bi) 비율 1~5wt% 및 인듐아연(In-Zn)의 인듐(In) 비율은 15~99wt%인 것을 특징으로 하는 비아 형성 방법
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
칩에 형성되는 비아홀의 내부에 금(Au), 니켈(Ni), 구리(Cu), 백금(Pt), 은(Ag) 및 아연(Zn)으로 구성되는 그룹 중에서 선택된 하나의 금속을 증착하여 형성한 씨앗층; 및
상기 씨앗층의 상부에 아연 또는 아연합금을 사용하여 형성한 도금층을 포함하고,
상기 비아홀은, 상기 도금층의 아연 또는 아연합금의 녹는점을 초과하는 온도인 420℃를 초과하는 온도 상에서 상기 도금층에 열 구배를 가하고, 상기 아연 또는 아연합금이 비아홀 내부로 흘러들어가도록 압력을 가하여 비아홀을 모두 채워서 형성되는 아연 또는 아연합금을 이용한 비아
|
| 9 |
9
삭제
|
| 10 |
10
제 8 항에 있어서,
상기 아연합금은 주석아연(Sn-Zn), 비스무스아연(Bi-Zn) 또는 인듐아연(In-Zn)을 포함하는 것을 특징으로 하는 아연 또는 아연합금을 이용한 비아
|
| 11 |
11
제 10항에 있어서,
상기 주석아연(Sn-Zn)의 주석(Sn) 비율은 30~99wt%이고,
상기 비스무스아연(Bi-Zn)의 비스무스(Bi) 비율은 1~5wt%이며,
상기 인듐아연(In-Zn)의 인듐(In) 비율은 15~99wt%인 것을 특징으로 하는 아연 또는 아연합금을 이용한 비아
|
| 12 |
12
제 1항의 방법에 의해 형성된 아연 또는 아연합금을 이용한 비아를 포함하는 칩의 앞뒷면을 연마하는 단계;
상기 연마된 칩의 윗면 또는 아랫면에 범프층을 형성하는 단계;
상기 범프층과 솔더를 매개로 하부 금속층이 형성된 기판에 상기 연마된 칩을 적층한 후 상기 적층된 칩의 상부에 순차적으로 하나 이상의 연마된 칩을 적층하거나, 상기 범프층이 형성된 각각의 칩끼리 적층하여 칩 패키지를 형성한 후, 상기 기판의 하부 금속층에 솔더를 매개로 하여 상기 칩 패키지를 적층하는 단계를 포함하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 13 |
13
제 12 항에 있어서,
상기 하부 금속층이 형성된 기판에 상기 칩의 범프층을 솔더로 적층한 후 상기 적층 된 칩의 상부에 순차적으로 하나 이상의 연마된 칩을 적층 할 경우 상기 칩의 적층 순서에 따라 상기 아연합금의 합금함량을 조절하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 14 |
14
제 12 항에 있어서,
상기 하부 금속층이 형성된 기판에 상기 칩의 범프층을 솔더로 적층한 후 상기 적층된 칩의 상부에 순차적으로 하나 이상의 연마된 칩을 적층할 경우 상기 솔더를 리플로우 하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 15 |
15
제 12 항에 있어서,
상기 솔더는 무연 솔더인 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 16 |
16
제 15 항에 있어서,
상기 무연솔더는 Sn-Ag, Sn-Ag-Cu, Sn-Cu, Sn-Zn 및 Sn-Ag-Zn 으로 구성된 군에서 선택되는 적어도 하나를 사용하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 17 |
17
제 12항에 있어서,
상기 하부 금속층은 Cu, Ni(P), Au 및 Cu OSP 으로 구성된 군에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
| 18 |
18
제 12항에 있어서,
상기 범프층은 Cu/Sn, Ni/Sn, Ni(P)/Sn 및 Zn 으로 구성된 군에서 선택되는 적어도 하나를 포함하는 것을 특징으로 하는 3차원 다중 칩 스택 패키지 제조 방법
|
