요약 | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법이 제공된다.본 발명에 따른 칩 적층용 절연필름은 절연층(110); 및 상기 절연층 내부에 구비되는 금속패턴(120)을 포함하며, 여기에서 상기 금속패턴은 칩 적층방향으로 연장되는 제 2 금속라인(122); 및 상기 제 2 금속라인으로부터 소정 길이만큼 수직 연장되는 복수 개의 제 1 금속라인(121)으로 이루어진 것을 특징으로 하며, 본 발명은 적층칩 층간의 전기적인 인터커넥션을 형성하기 위하여 금속 패턴이 형성된 절연필름을 이용하여 열압착본딩으로 적층하므로 생산성이 높은 장점이 있다. 또한, 패드의 신호선과 칩의 측면의 절연을 위한 절연층을 형성할 필요가 없기 때문에 적층 공정이 단순한 장점이 있으며, 패드의 크기 및 간격과 무관하게 적층 칩 사이의 층간 전기적인 인터커넥션을 형성하므로 공정의 적용 범위가 넓은 장점이 있다. 더 나아가, 본 발명에 따른 절연필름은 구조가 간단하여 필름 제작 공정이 간단한 장점이 있다. |
---|---|
Int. CL | H01L 23/48 (2006.01) H01L 23/12 (2006.01) |
CPC | |
출원번호/일자 | 1020110032715 (2011.04.08) |
출원인 | 한국과학기술원, 한국기계연구원 |
등록번호/일자 | 10-1229660-0000 (2013.01.29) |
공개번호/일자 | 10-2012-0114890 (2012.10.17) 문서열기 |
공고번호/일자 | (20130204) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2011.04.08) |
심사청구항수 | 14 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대한민국 | 대전광역시 유성구 |
2 | 한국기계연구원 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 송준엽 | 대한민국 | 대전광역시 서구 |
2 | 이재학 | 대한민국 | 대전광역시 유성구 |
3 | 김택수 | 대한민국 | 대전광역시 유성구 |
4 | 김선락 | 대한민국 | 대전광역시 중구 |
5 | 박아영 | 대한민국 | 대전광역시 유성구 |
6 | 이승섭 | 대한민국 | 대전광역시 유성구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 특허법인 다해 | 대한민국 | 서울특별시 강남구 삼성로***, *층(삼성동,고운빌딩) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 한국과학기술원 | 대전광역시 유성구 | |
2 | 한국기계연구원 | 대전광역시 유성구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2011.04.08 | 수리 (Accepted) | 1-1-2011-0258147-03 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2012.02.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2012.03.23 | 수리 (Accepted) | 9-1-2012-0024172-56 |
4 | 의견제출통지서 Notification of reason for refusal |
2012.07.30 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0439762-99 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 [Designated Period Extension] Application of Period Extension(Reduction, Progress relief) |
2012.10.02 | 수리 (Accepted) | 1-1-2012-0800449-35 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2012.10.23 | 수리 (Accepted) | 1-1-2012-0862223-66 |
7 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2012.10.23 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0862224-12 |
8 | 등록결정서 Decision to grant |
2013.01.25 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0054093-12 |
9 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
10 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
12 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2017.11.28 | 수리 (Accepted) | 4-1-2017-5193093-72 |
14 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
15 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
16 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
번호 | 청구항 |
---|---|
1 |
1 칩 적층용 절연필름(100)으로, 상기 필름은절연층(110); 및 상기 절연층 내부에 구비되며, 수평 방향으로 소정 거리만큼 이격된 복수 개의 금속패턴(120)을 포함하며, 여기에서 상기 금속패턴은 칩 적층방향으로 연장되는 제 2 금속라인(122); 및 상기 제 2 금속라인으로부터 소정 길이만큼 수직 연장되는 복수 개의 제 1 금속라인(121)으로 이루어진 것을 특징으로 하는 칩 적층용 절연필름 |
2 |
2 제 1항에 있어서, 상기 제 1 금속라인 사이의 절연층은 소정 깊이와 너비로 제거되며, 이로써 상기 제 1 금속 라인 사이에는 칩이 수용되는 트렌치 형상의 칩 수용공간이 형성된 것을 특징으로 하는 칩 적층용 절연필름 |
3 |
3 삭제 |
4 |
4 제 1항에 있어서, 상기 절연층은 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광 가소성 접착제 및 감광성 물질로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상으로 이루어진 이종 물질로 이루어진 것을 특징으로 하는 칩 적층용 절연필름 |
5 |
5 제 1항에 있어서, 상기 금속 패턴 사이의 거리는 적층시키고자 하는 칩 패드사이의 거리보다 짧은 것을 특징으로 하는 칩 적층용 절연필름 |
6 |
6 칩 적층용 절연필름 제조방법으로, 상기 방법은 제 2 금속라인(122) 및 상기 제 2 금속라인(122)으로부터 수직 연장되는 복수 개의 제 1 금속라인(121)으로 이루어진, E자 형태의 금속패턴(123)을 상기 제 1 절연층 상에 적층하는 단계;상기 금속패턴(123)상에 제 2 절연층을 도포하는 단계;상기 금속 패턴 사이의 절연층을 접음으로써, 상기 금속패턴(123)이 각각 제 1 절연층과 제 2 절연층 사이에 형성된 복수 층의 절연필름을 형성하는 단계; 및 상기 제 1 금속라인 사이의 절연층을 제거하여, 상기 제 1 금속라인 사이에 트렌치 형상의 칩 수용공간을 형성하는 단계를 포함하는 것을 특징으로 하는 칩 적층용 절연필름 제조방법 |
7 |
7 제 6항에 있어서, 상기 금속패턴 적층 단계에서 상기 제 1 금속라인은 인접하는 금속패턴의 제 1 금속라인과 대향하는 방향으로 연장된 것을 특징으로 하는 칩 적층용 절연필름 제조방법 |
8 |
8 제 6항에 있어서, 상기 제 1 금속라인의 거리는 상기 칩 수용공간 내에서 적층되는 칩의 측면과 칩 패드 사이의 거리보다 긴 것을 특징으로 하는 칩 적층용 절연필름 제조방법 |
9 |
9 제 6항 내지 제 8항 중 어느 한 항에 따른 방법에 의하여 제조된 칩 적층용 절연필름 |
10 |
10 제 9항에 따른 절연필름을 이용한 칩 적층방법으로, 상기 방법은상부에 칩 패드가 구비된 칩을 복수 개의 상기 칩 수용공간 내에 적층시키는 단계; 및상기 절연필름의 제 1 금속라인과 상기 칩 패드를 접합시키는 단계를 포함하는 것을 특징으로 하는 칩 적층방법 |
11 |
11 제 10항에 있어서, 상기 칩 길이는 상기 칩 수용공간의 길이보다 작으며, 상기 칩 측면과 칩 패드 사이의 거리는 상기 제 1 금속라인의 길이보다 작은 것을 특징으로 하는 칩 적층방법 |
12 |
12 제 10항에 있어서, 상기 제 1 절연층 및 제 2 절연층은 열경화성 접착제, 열가소성 접착제, 광경화성 접착제, 광 가소성 접착제 및 감광성 물질로 이루어진 군으로부터 선택된 어느 하나 또는 둘 이상으로 이루어진 이종 물질로 이루어진 것을 특징으로 하는 칩 적층방법 |
13 |
13 제 10항에 있어서, 상기 접합은 열압착 접합, 초음파 접합 또는 열초음파 접합공정으로 수행되는 것을 특징으로 하는 칩 적층방법 |
14 |
14 제 13항에 있어서, 상기 접합은 열압착 접합이며, 이로써 칩 상부에 형성된 칩 패드는 상기 제 1 금속라인과 접촉되는 것을 특징으로 하는 칩 적층방법 |
15 |
15 제 14항에 있어서, 상기 제 1 금속라인은 복수 개이며, 각각의 제 1 금속라인은 독립된 칩 패드와 접합되며, 상기 제 1 금속라인은 제 2 금속라인에 의하여 전기적으로 연결되는 것을 특징을 하는 칩 적층방법 |
16 |
16 삭제 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 산업기술연구회 | 한국기계연구원 | 차세대 반도체 MCP 핵심기술 개발 | 3차원 적층칩의 인터컨넥션 공정 기술 개발 |
특허 등록번호 | 10-1229660-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20110408 출원 번호 : 1020110032715 공고 연월일 : 20130204 공고 번호 : 특허결정(심결)연월일 : 20130125 청구범위의 항수 : 14 유별 : H01L 23/48 발명의 명칭 : 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 한국과학기술원 대전광역시 유성구... |
1 |
(권리자) 한국기계연구원 대전광역시 유성구... |
제 1 - 3 년분 | 금 액 | 295,500 원 | 2013년 01월 29일 | 납입 |
제 4 년분 | 금 액 | 348,000 원 | 2015년 12월 08일 | 납입 |
제 5 년분 | 금 액 | 243,600 원 | 2016년 12월 07일 | 납입 |
제 6 년분 | 금 액 | 243,600 원 | 2017년 12월 04일 | 납입 |
제 7 년분 | 금 액 | 316,000 원 | 2018년 12월 11일 | 납입 |
제 8 년분 | 금 액 | 316,000 원 | 2019년 12월 10일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2011.04.08 | 수리 (Accepted) | 1-1-2011-0258147-03 |
2 | 선행기술조사의뢰서 | 2012.02.14 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2012.03.23 | 수리 (Accepted) | 9-1-2012-0024172-56 |
4 | 의견제출통지서 | 2012.07.30 | 발송처리완료 (Completion of Transmission) | 9-5-2012-0439762-99 |
5 | [지정기간연장]기간연장(단축, 경과구제)신청서 | 2012.10.02 | 수리 (Accepted) | 1-1-2012-0800449-35 |
6 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2012.10.23 | 수리 (Accepted) | 1-1-2012-0862223-66 |
7 | [명세서등 보정]보정서 | 2012.10.23 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2012-0862224-12 |
8 | 등록결정서 | 2013.01.25 | 발송처리완료 (Completion of Transmission) | 9-5-2013-0054093-12 |
9 | 출원인정보변경(경정)신고서 | 2013.02.01 | 수리 (Accepted) | 4-1-2013-5019983-17 |
10 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5158129-58 |
11 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157993-01 |
12 | 출원인정보변경(경정)신고서 | 2014.12.24 | 수리 (Accepted) | 4-1-2014-5157968-69 |
13 | 출원인정보변경(경정)신고서 | 2017.11.28 | 수리 (Accepted) | 4-1-2017-5193093-72 |
14 | 출원인정보변경(경정)신고서 | 2019.04.24 | 수리 (Accepted) | 4-1-2019-5081392-49 |
15 | 출원인정보변경(경정)신고서 | 2020.05.15 | 수리 (Accepted) | 4-1-2020-5108396-12 |
16 | 출원인정보변경(경정)신고서 | 2020.06.12 | 수리 (Accepted) | 4-1-2020-5131486-63 |
기술정보가 없습니다 |
---|
과제고유번호 | 1711004070 |
---|---|
세부과제번호 | OD0120 |
연구과제명 | 차세대 반도체 MCP 핵심기술 개발 |
성과구분 | 등록 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 200812~201402 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1345086672 |
---|---|
세부과제번호 | OD0120 |
연구과제명 | 차세대 반도체 MCP 핵심기술개발 |
성과구분 | 출원 |
부처명 | 교육과학기술부 |
연구관리전문기관명 | 교육과학기술부 |
연구주관기관명 | 한국기계연구원 |
성과제출연도 | 2008 |
연구기간 | 200812~201402 |
기여율 | 1 |
연구개발단계명 | 응용연구 |
6T분류명 | IT(정보기술) |
[1020140065974] | 레이저를 이용한 웨이퍼의 디본딩 장치 및 방법(De-bonding Apparatus of Wafer using Laser and De-bonding Method of the Same) | 새창보기 |
---|---|---|
[1020130156920] | 배치틀을 이용한 칩 배치 및 접합방법 | 새창보기 |
[1020130025970] | 수평형 열전소자의 제조 방법 | 새창보기 |
[1020110123088] | 나노 와이어 그리드 편광자의 제조 방법 | 새창보기 |
[1020110117076] | 성에 형성 장치, 이를 포함하는 레이저 가공 시스템 및 이를 이용한 레이저 가공 방법 | 새창보기 |
[1020110081459] | 수평형 박막 열전모듈의 제조방법 및 이에 의해 제조된 수평형 박막 열전모듈 | 새창보기 |
[1020110068845] | 가압유닛이 구비된 웨이퍼 비아 솔더 필링장치 및 이를 이용한 웨이퍼 비아 솔더 필링방법 | 새창보기 |
[1020110067115] | 광가교형 아크릴계 점착제 조성물 및 이의 제조방법 | 새창보기 |
[1020110050066] | 진공 척 | 새창보기 |
[1020110032715] | 칩 적층용 절연필름, 그 제조방법 및 이를 이용한 칩 적층방법 | 새창보기 |
[1020110032714] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
[1020110029499] | 구리 이온 드리프트의 측정을 위한 구조체 및 이를 이용한 구리 이온 드리프트의 측정 방법 | 새창보기 |
[1020110013797] | 관통형 실리콘 비아의 가공방법 및 그에 의해 제조된 반도체 칩 | 새창보기 |
[1020110011002] | 열전모듈 제조방법 및 이를 이용하여 제조한 열전모듈 | 새창보기 |
[1020110002649] | 반도체 소자 3차원 패키지용 관통 전극 및 그 제조 방법 | 새창보기 |
[1020100132657] | 레이저 가공 시스템 및 이를 이용한 레이저 가공 방법 | 새창보기 |
[1020100129142] | 반도체 장치의 형성 방법 및 이에 의해 형성된 반도체 장치 | 새창보기 |
[1020100122321] | 부가 반응형 점착제 조성물의 제조방법 | 새창보기 |
[1020100122320] | 고분자 측쇄에 비닐기를 함유하는 아크릴계 점착제 조성물의 제조방법 | 새창보기 |
[1020100103556] | 점착제 조성물 및 이의 제조방법 | 새창보기 |
[1020100087845] | 관통 비아홀 외부로 돌출된 필링금속을 이용한 웨이퍼 적층방법 | 새창보기 |
[1020100082572] | 방사선 박리형 점착제 조성물 및 반도체 웨이퍼 가공용 점착시트 | 새창보기 |
[1020100060368] | 전기도금을 이용한 적층 칩의 접합 방법 | 새창보기 |
[1020100060368] | 전기도금을 이용한 적층 칩의 접합 방법 | 새창보기 |
[1020100054444] | 신규 에폭시 화합물 및 난연성 에폭시 수지 조성물 | 새창보기 |
[1020100012350] | 유도가열을 이용한 웨이퍼 관통 비아홀 내의 금속 필링 장치 및 이를 이용한 필링방법 | 새창보기 |
[1020100008002] | 웨이퍼 관통 비아홀 내의 금속 필링 장치 및 이를 이용한 필링 방법 | 새창보기 |
[1020100003057] | 수평형 박막 열전모듈의 제조방법 및 이를 이용한 발열소자 패키지 | 새창보기 |
[1020090132583] | 미세 이동 유닛을 이용한 마이크로 패터닝 장치와 방법 | 새창보기 |
[1020090102387] | 열전모듈 제조기술 | 새창보기 |
[1020090078523] | 균일가압장치 | 새창보기 |
[1020090078523] | 균일가압장치 | 새창보기 |
[1020090072326] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[1020090072326] | 3차원 적층 칩의 구조와 제조 방법 | 새창보기 |
[1020090029081] | 반도체 웨이퍼 관통 비아홀 내의 금속 필링장치 및 이를 이용한 필링방법 | 새창보기 |
[KST2015115000][한국과학기술원] | 클록 분배 경로의 형성 방법 및 클록 분배 경로를 포함하는 3차원 집적 회로 | 새창보기 |
---|---|---|
[KST2015118695][한국과학기술원] | 아연 및 아연합금을 이용한 비아 및 그의 형성 방법, 그를3차원 다중 칩 스택 패키지 제조 방법 | 새창보기 |
[KST2015118753][한국과학기술원] | 단선 및 단락 테스트 구조를 갖는 3차원 집적 회로 및 이의 테스트 방법 | 새창보기 |
[KST2014011567][한국과학기술원] | 황이 함유된 전해도금 구리로 표면처리된 전자부품과 솔더의 접합시에 발생하는 커켄달 간극의 억제 방법 및 이에 의해 제조된 전자패키지 | 새창보기 |
[KST2015115511][한국과학기술원] | 관통 실리콘 비아를 이용한 수동 이퀄라이저를 구비하는 인터포저, 그 제조 방법, 인터포저를 포함하는 적층 칩 패키지, 및 그 제조 방법 | 새창보기 |
[KST2015118203][한국과학기술원] | 측면을 이용한 칩 적층방법, 이에 의하여 적층된 칩 어셈블리 및 이를 위한 칩 제조방법 | 새창보기 |
[KST2015115145][한국과학기술원] | 반도체소자의 범프 전극 구조 및 그 제조방법 | 새창보기 |
[KST2015114027][한국과학기술원] | 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
[KST2015112842][한국과학기술원] | 패드가 구비된 반도체 패키지 | 새창보기 |
[KST2015115247][한국과학기술원] | 단차를 가진 중공 구조가 형성된 전도성 범프 수용 구조체 제조 방법과 전도성 범프 구조체 제조 방법, 이에 의하여 제조된 전도성 범프 수용 구조체 및 이를 이용한 칩간 접속 방법 | 새창보기 |
[KST2014046850][한국과학기술원] | 플립칩 본딩을 통한 3차원 적층 패키지 및 그 제조방법 | 새창보기 |
[KST2014047103][한국과학기술원] | 반도체 칩, 이의 제조 방법 및 이를 포함하는 반도체 모듈 | 새창보기 |
[KST2015114741][한국과학기술원] | 3차원 적층 집적 회로 | 새창보기 |
[KST2015115749][한국과학기술원] | 임베디드 토로이드 및 그 제조방법과 적층 집적회로소자 | 새창보기 |
[KST2015116333][한국과학기술원] | 주파수 혼합기로 동작하는 관통 실리콘 비아, 이를 포함하는 3차원 집적 회로 및 이의 제조 방법 | 새창보기 |
[KST2015115248][한국과학기술원] | 칩간 접속을 위한 전도성 범프, 그 제조방법 및 이에 의한 칩간 접속방법 | 새창보기 |
[KST2014047102][한국과학기술원] | 적층 칩 패키지, 이를 포함하는 반도체 모듈 및 적층 칩 패키지의 제조 방법 | 새창보기 |
[KST2014011684][한국과학기술원] | 직물형 반도체 소자 패키지와 그 설치 방법 및 제조 방법 | 새창보기 |
[KST2015115275][한국과학기술원] | 반도체칩의 삼차원 적층 방법 | 새창보기 |
[KST2015116387][한국과학기술원] | 인터포저 기판 상의 나선 형태 이퀄라이저, 이를 포함하는 2.5차원 집적 회로 및 이의 제조 방법 | 새창보기 |
[KST2014011489][한국과학기술원] | 기계적 특성이 개선된 전자부품, 전자부품간 접합구조체 및 이의 접합 방법 | 새창보기 |
[KST2014047104][한국과학기술원] | 반도체 칩 패키지 및 이를 포함하는 반도체 모듈 | 새창보기 |
[KST2015117176][한국과학기술원] | 인터포저 및 이의 제조 방법, 3차원 집적 회로 및 3차원 집적 회로 칩 패키지 | 새창보기 |
[KST2015115277][한국과학기술원] | 절연필름을 이용한 칩 적층방법, 이에 의하여 적층된 칩, 이를 위한 절연필름 및 그 제조방법 | 새창보기 |
[KST2015118537][한국과학기술원] | 전기력을 이용한 균일한 미세 솔더볼 제조 방법 및 장치 | 새창보기 |
[KST2015113550][한국과학기술원] | 전도성 폴리머 범프를 갖는 칩 및 그 제조방법과, 칩을 구비한 전자부품 및 그 제조방법 | 새창보기 |
[KST2015115308][한국과학기술원] | 내부결선을 통한 반도체 적층 패키지 | 새창보기 |
[KST2015117978][한국과학기술원] | ACF/NCF 용액을 이용한 웨이퍼 레벨의 플립칩패키지 제조방법 | 새창보기 |
[KST2015118894][한국과학기술원] | 전도성 패턴 필름의 접합 방법 | 새창보기 |
[KST2015114248][한국과학기술원] | 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈 | 새창보기 |
심판사항 정보가 없습니다 |
---|